WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017185326) SELF-GATING RESISTIVE STORAGE DEVICE AND METHOD FOR FABRICATION THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/185326 International Application No.: PCT/CN2016/080659
Publication Date: 02.11.2017 International Filing Date: 29.04.2016
IPC:
H01L 45/00 (2006.01) ,H01L 27/24 (2006.01)
Applicants: THE INSTITUTE OF MICROELECTRONICS OF CHINESE ACADEMY OF SCIENCES[CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029, CN
Inventors: LV, Hangbing; CN
LIU, Ming; CN
XU, Xiaoxin; CN
LUO, Qing; CN
LIU, Qi; CN
LONG, Shibing; CN
Agent: BEIJING BRIGHT & RIGHT LAW FIRM; Suite 1008, Kuntai Int'l Mansion, B12 Chaowai Avenue, Chaoyang District Beijing 100020, CN
Priority Data:
Title (EN) SELF-GATING RESISTIVE STORAGE DEVICE AND METHOD FOR FABRICATION THEREOF
(FR) DISPOSITIF DE MÉMOIRE RÉSISTIVE À DÉCLENCHEMENT AUTOMATIQUE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种自选通阻变存储器件及其制备方法
Abstract: front page image
(EN) Provided are a self-gating resistive storage device and a method for fabrication thereof; said self-gating resistive storage device comprises: lower electrodes (301, 302, 303); insulating dielectric layers (201, 202, 203, 204) arranged perpendicular to, and intersecting with, the lower electrodes (301, 302, 303) to form a stacked structure, said stacked structure being provided with a vertical groove (401); a gating layer (502) grown on the lower electrodes (301, 302, 303) by means of self-alignment technology, the interlayer leakage channel running through the gating layer (502) being isolated via the insulating dielectric layers (201, 202, 203, 204); a resistance transition layer (601) arranged in the vertical groove (401) and connected to the insulating dielectric layers (201, 202, 203, 204) and the gating layer (502); an upper electrode (702) arranged in the resistance transition layer (601). In the storage device provided by the described technical solution, a gating layer (502) is grown on the lower electrodes (301, 302, 303) by means of self-alignment technology, such that the interlayer leakage channel running through the gating layer is isolated via the insulating dielectric layers (201, 202, 203, 204); thus leakage of the upper and lower wordlines by means of the gating layer is prevented, solving the technical problem in the prior art of leakage between the upper and lower wordlines in a self-gating resistive storage device, improving the reliability of the device.
(FR) L'invention concerne un dispositif de mémoire résistive à déclenchement automatique et son procédé de fabrication. Ledit dispositif de mémoire résistive à déclenchement automatique comprend : des électrodes inférieures (301, 302, 303) ; des couches diélectriques (201, 202, 203, 204) isolantes agencées perpendiculairement aux électrodes inférieures (301, 302 303) et croisant celles-ci pour former une structure empilée, ladite structure empilée étant pourvue d'une rainure verticale (401) ; une couche (502) de déclenchement formée par croissance sur les électrodes inférieures (301, 302, 303) au moyen d'une technologie d'auto-alignement, le canal de fuite intercouche qui s'étend à travers la couche (502) de déclenchement étant isolé par l'intermédiaire des couches diélectriques (201, 202, 203 204) isolantes ; une couche (601) de résistance de passage, placée dans la rainure verticale (401) et qui est connectée aux couches diélectriques (201, 202, 203, 204) isolantes et à la couche de déclenchement (502) ; une électrode supérieure (702), placée dans la couche (601) de résistance de passage. Dans le dispositif de mémoire fourni par la solution technique décrite, une couche de déclenchement (502) est formée par croissance sur les électrodes inférieures (301, 302, 303) au moyen d'une technologie d'auto-alignement, de sorte que le canal de fuite intercouche s'étendant à travers la couche de déclenchement est isolé par l'intermédiaire des couches diélectriques (201, 202, 203, 204) isolantes ; de cette manière, on prévient les fuites des lignes de mots supérieure et inférieure au moyen de la couche de déclenchement, ce qui résout le problème technique, dans l'état de la technique, d'une fuite entre les lignes de mots supérieure et inférieure dans un dispositif de mémoire résistive à déclenchement automatique, et permet d'améliorer la fiabilité du dispositif.
(ZH) 提供一种自选通阻变存储器件及其制备方法,该自选通阻变存储器件包括:下电极(301、302、303);绝缘介质层(201、202、203、204),与下电极(301、302、303)垂直交叉设置形成堆叠结构,堆叠结构中设置有一垂直沟槽(401);选通层(502),通过自对准技术生长在下电极(301、302、303)上,其中,流经选通层(502)的层间漏电通道由绝缘介质层(201、202、203、204)隔绝;电阻转变层(601),设置在垂直沟槽(401)中,与绝缘介质层(201、202、203、204)和选通层(502)相接;上电极(701),设置在电阻转变层(601)内。上述技术方案提供的存储器件,通过自对准技术在下电极(301、302、303)上生长选通层(502),使得流经选通层的层间漏电通道由绝缘介质层(201、202、203、204)隔绝,避免了上下层字线通过选通层漏电,从而解决了现有技术中自选通阻变存储器件的上下层字线间漏电的技术问题,提高器件的可靠性。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)