WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017183275) SEMICONDUCTOR INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/183275 International Application No.: PCT/JP2017/006200
Publication Date: 26.10.2017 International Filing Date: 20.02.2017
IPC:
H03K 17/693 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01) ,H03K 17/16 (2006.01) ,H03K 19/00 (2006.01)
Applicants: SOCIONEXT INC.[JP/JP]; 2-10-23 Shin-Yokohama, Kohoku-Ku, Yokohama-shi, Kanagawa 2220033, JP
Inventors: IIDA Masahisa; --
Agent: MAEDA & PARTNERS; Shin-Daibiru Bldg. 23F, 2-1, Dojimahama 1-chome, Kita-ku, Osaka-shi, Osaka 5300004, JP
Priority Data:
2016-08523621.04.2016JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR
(JA) 半導体集積回路
Abstract: front page image
(EN) In order to realize a power supply switching circuit using only a low-breakdown-voltage transistor and obviate the need for a special through-current-prevention control circuit, when a first power supply voltage VDD1 (= 0 V/3.3 V) is in an OFF state and a second power supply voltage VDD (= 0 V/1.8 V) is in an ON state, switching control circuits (2, 3) output a signal of a level from a ground voltage level to a second power supply voltage level, and when the first and second power supply voltages VDD1, VDD2 are both in an ON state, the switching control circuits (2, 3) output a signal of a level from the second power supply voltage level to the first power supply voltage level, whereby a PMOS transistor (P1) and an NMOS transistor (N1) are controlled to an ON state or an OFF state.
(FR) Afin de réaliser un circuit de commutation d'alimentation électrique à l'aide uniquement d'un transistor à faible tension de claquage et d'éviter le besoin d'un circuit de commande de prévention de courant traversant spécial, lorsqu'une première tension d'alimentation VDD1 (= 0 V/3,3 V) est dans un état non passant et qu'une seconde tension d'alimentation VDD (= 0 V/1,8 V) est dans un état passant, des circuits de commande de commutation (2, 3) délivrent un signal d'un niveau d'un niveau de tension de masse à un second niveau de tension d'alimentation électrique, et lorsque les première et seconde tensions d'alimentation VDD1, VDD2 sont toutes les deux dans un état passant, les circuits de commande de commutation (2, 3) délivrent un signal d'un niveau du second niveau de tension d'alimentation électrique au premier niveau de tension d'alimentation électrique, un transistor PMOS (P1) et un transistor NMOS (N1) étant ainsi commandés vers un état passant ou vers un état non passant.
(JA) 低耐圧トランジスタのみを用いて電源スイッチ回路を実現し、特別な貫通電流防止制御回路を不要とするように、スイッチ制御回路(2,3)は、第1の電源電圧VDD1(=0V/3.3V)がオフ状態でありかつ第2の電源電圧VDD2(=0V/1.8V)がオン状態であるときには接地電圧レベルから第2の電源電圧レベルまでの信号を、第1及び第2の電源電圧VDD1,VDD2がともにオン状態であるときには第2の電源電圧レベルから第1の電源電圧レベルまでの信号をそれぞれ出力することで、PMOSトランジスタ(P1)及びNMOSトランジスタ(N1)をオン状態又はオフ状態に制御する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)