WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017183146) CIRCUIT BOARD, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/183146    International Application No.:    PCT/JP2016/062589
Publication Date: 26.10.2017 International Filing Date: 21.04.2016
IPC:
H05K 3/46 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP)
Inventors: FURUYAMA, Masaharu; (JP).
MIZUTANI, Daisuke; (JP).
AKAHOSHI, Tomoyuki; (JP).
KOIDE, Masateru; (JP).
WATANABE, Manabu; (JP).
YAMAWAKI, Seigo; (JP).
FUKUI, Kei; (JP)
Agent: HATTORI, Kiyoshi; (JP)
Priority Data:
Title (EN) CIRCUIT BOARD, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND ELECTRONIC DEVICE
(FR) CARTE DE CIRCUIT IMPRIMÉ, PROCÉDÉ DE FABRICATION DE CARTE DE CIRCUIT IMPRIMÉ, ET DISPOSITIF ÉLECTRONIQUE
(JA) 回路基板、回路基板の製造方法及び電子装置
Abstract: front page image
(EN)To minimize a decrease in reliability and performance due to heating in a circuit board internally provided with a capacitor. A circuit board (1) having a capacitor (10) provided in the insulating layer (20). The capacitor (10) includes a dielectric layer (11), an electrode layer (12) which is provided on one surface of the dielectric layer (11) and which has an opening part (12a), and an electrode layer (13) which is provided on the other surface of the dielectric layer (11) and which has a recess part (13a) at a position corresponding to the opening part (12a). The circuit board (1) is provided with a conductor via (31) penetrating the dielectric layer (11), the opening part (12a), and the recess part (13a). The conductor via (31) is in contact with the recess part (13a) of the electrode layer (13), and is smaller than the opening part (12a) of the electrode layer (12) in plan view.
(FR)L’invention vise à minimiser une réduction de la fiabilité et de la performance causée par le chauffage dans une carte de circuit imprimé comportant un condensateur en interne. L’invention concerne une carte de circuit imprimé (1) dans laquelle un condensateur (10) est disposé dans la couche isolante (20). Le condensateur (10) inclut une couche diélectrique (11), une couche d’électrode (12) qui est disposée sur une surface de la couche diélectrique (11) et qui comprend une partie d’ouverture (12a), et une couche d’électrode (13) qui est disposée sur l’autre surface de la couche diélectrique (11) et qui comprend une partie d’évidement (13a) à une position correspondant à la partie d’ouverture (12a). La carte de circuit imprimé (1) comporte une interconnexion conductrice (31) pénétrant dans la couche diélectrique (11), dans la partie d’ouverture (12a), et dans la partie d’évidement (13a). L’interconnexion conductrice (31) est en contact avec la partie d’évidement (13a) de la couche d’électrode (13), et est plus petite que la partie d’ouverture (12a) de la couche d’électrode (12) en vue planaire.
(JA) キャパシタを内蔵する回路基板の、加熱による信頼性及び性能の低下を抑える。 回路基板(1)は、絶縁層(20)内に設けられたキャパシタ(10)を有する。キャパシタ(10)は、誘電体層(11)と、誘電体層(11)の一方の面に設けられ開口部(12a)を有する電極層(12)と、誘電体層(11)の他方の面に設けられ開口部(12a)と対応する位置に凹部(13a)を有する電極層(13)とを含む。回路基板(1)には、誘電体層(11)、開口部(12a)及び凹部(13a)を貫通し、電極層(13)の凹部(13a)に接し、平面視で電極層(12)の開口部(12a)よりも小さい導体ビア(31)が設けられる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)