WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017183135) CIRCUIT BOARD, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/183135    International Application No.:    PCT/JP2016/062507
Publication Date: 26.10.2017 International Filing Date: 20.04.2016
IPC:
H05K 1/16 (2006.01), H05K 1/11 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP)
Inventors: AKAHOSHI, Tomoyuki; (JP).
FURUYAMA, Masaharu; (JP).
MIZUTANI, Daisuke; (JP)
Agent: HATTORI, Kiyoshi; (JP)
Priority Data:
Title (EN) CIRCUIT BOARD, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND ELECTRONIC DEVICE
(FR) CARTE DE CIRCUIT IMPRIMÉ, PROCÉDÉ DE FABRICATION DE CARTE DE CIRCUIT IMPRIMÉ ET DISPOSITIF ÉLECTRONIQUE
(JA) 回路基板、回路基板の製造方法及び電子装置
Abstract: front page image
(EN)To minimize the decrease in reliability and performance due to heating in a circuit board internally provided with a capacitor. A circuit board (1) having a capacitor (10) provided in an insulating layer (20). The capacitor (10) includes a dielectric layer (11), an electrode layer (12) having an opening part (12a), and an electrode layer (13) having an opening (13a) at a position corresponding to the opening part (12a). The circuit board (1) is provided with a conductor via (31) penetrating the dielectric layer (11), the opening part (12a), and the opening part (13a), the conductor via (31) being smaller than the opening part (12a) and the opening part (13a) in plan view. One of the electrode layers (13) of the capacitor (10) is electrically connected to the conductor via (31) via a connection via (32) provided in the insulating layer (20) and a conductor layer (33) provided on the insulating layer (20).
(FR)La présente invention vise à réduire au minimum la diminution de fiabilité et de performances en raison du chauffage dans une carte de circuit imprimé pourvue intérieurement d'un condensateur. Une carte de circuit imprimé (1) comporte un condensateur (10) disposé dans une couche isolante (20). Le condensateur (10) comprend une couche diélectrique (11), une couche d'électrode (12) comportant une partie d'ouverture (12a), et une couche d'électrode (13) comportant une ouverture (13a) à une position correspondant à la partie d'ouverture (12a). La carte de circuit imprimé (1) est pourvue d'un trou d'interconnexion conducteur (31) pénétrant dans la couche diélectrique (11), la partie d'ouverture (12a) et la partie d'ouverture (13a), le trou d'interconnexion conducteur (31) étant plus petit que la partie d'ouverture (12a) et la partie d'ouverture (13a) dans une vue en plan. Une couche d'électrode parmi les couches d'électrode (13) du condensateur (10) est connectée électriquement au trou d'interconnexion conducteur (31) par l'intermédiaire d'un trou d'interconnexion (32) situé dans la couche isolante (20) et d'une couche conductrice (33) disposée sur la couche isolante (20).
(JA) キャパシタを内蔵する回路基板の、加熱による信頼性及び性能の低下を抑える。 回路基板(1)は、絶縁層(20)内に設けられたキャパシタ(10)を有する。キャパシタ(10)は、誘電体層(11)と、開口部(12a)を有する電極層(12)と、開口部(12a)と対応する位置に開口部(13a)を有する電極層(13)とを含む。回路基板(1)には、誘電体層(11)、開口部(12a)及び開口部(13a)を貫通し、平面視で開口部(12a)及び開口部(13a)よりも小さい導体ビア(31)が設けられる。キャパシタ(10)の一方の電極層(13)は、絶縁層(20)内に設けられた接続ビア(32)、及び絶縁層(20)上に設けられた導体層(33)を介して、導体ビア(31)と電気的に接続される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)