WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017181562) METHOD AND SYSTEM FOR PROCESSING NEURAL NETWORK
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/181562 International Application No.: PCT/CN2016/094189
Publication Date: 26.10.2017 International Filing Date: 09.08.2016
IPC:
G06N 3/063 (2006.01) ,G06F 15/78 (2006.01)
Applicants: INSTITUTE OF COMPUTING TECHNOLOGY, CHINESE ACADEMY OF SCIENCES[CN/CN]; No. 6 Kexueyuan South Road Zhongguancun, Haidian District Beijing 100190, CN
Inventors: DU, Zidong; CN
GUO, Qi; CN
CHEN, Tianshi; CN
CHEN, Yunji; CN
Agent: LECOME INTELLECTUAL PROPERTY AGENT LTD.; Floor 16, Tower B of Indo Mansion No. 48-Jia Zhichun Road, Haidian District Beijing 100098, CN
Priority Data:
201610240416.X18.04.2016CN
Title (EN) METHOD AND SYSTEM FOR PROCESSING NEURAL NETWORK
(FR) PROCÉDÉ ET SYSTÈME PERMETTANT DE TRAITER UN RÉSEAU NEURONAL
(ZH) 一种神经网络的处理方法、系统
Abstract: front page image
(EN) A method and system for processing a neural network processing system (100, 200) applied to the technical field of computers. The neural network processing system (100, 200) comprises a multi-core processing module (30) composed of a plurality of core processing modules (31, 203), an on-chip storage medium (10, 201), an on-chip address index module (20, 202) and an ALU module (40, 204), wherein the multi-core processing module (30) is used for executing vector multiplication and addition operations in neural network computing, the ALU module (40, 204) is used for acquiring, from the multi-core processing module (30) or the on-chip storage medium (10, 201), input data to execute a non-linear operation not completable by the multi-core processing module, and the plurality of core processing modules (31) share an on-chip storage medium (10) and an ALU module (40), or the plurality of core processing modules (203) have an independent on-chip storage medium (201) and an ALU module (204). The method and system introduce a multi-core design in a neural network processing system, so as to improve the computing speed of a neural network processing system so that the performance of a neural network processing system is higher and more efficient.
(FR) La présente invention concerne un procédé et un système permettant de traiter un système de traitement de réseau neuronal (100, 200) appliqué au domaine technique des ordinateurs. Le système de traitement de réseau neuronal (100, 200) comprend un module de traitement multicœur (30) composé d'une pluralité de modules de traitement de cœur (31, 203), un support de stockage sur puce (10, 201), un module d'index d'adresses sur puce (20, 202) et un module ALU (40, 204), le module de traitement multicœur (30) étant utilisé pour exécuter des opérations de multiplication et d'addition de vecteurs dans un calcul de réseau neuronal, le module ALU (40, 204) étant utilisé pour acquérir, du module de traitement multicœur (30) ou du support de stockage sur puce (10, 201), des données d'entrée pour exécuter une opération non linéaire non complémentaire par le module de traitement multicœur, et la pluralité de modules de traitement de cœur (31) partagent un support de stockage sur puce (10) et un module ALU (40) ou la pluralité de modules de traitement de cœur (203) ayant un support de stockage sur puce (201) et un module ALU (204) indépendants. Le procédé et le système introduisent une conception multicœur dans un système de traitement de réseau neuronal de sorte à améliorer la vitesse de calcul d'un système de traitement de réseau neuronal de telle sorte que la performance d'un système de traitement de réseau neuronal soit plus élevée et plus efficace.
(ZH) 一种神经网络处理系统(100,200)的处理方法、系统,适用于计算机技术领域,该神经网络的处理系统(100,200)包括由多个核心处理模块(31,203)组成的多核心处理模块(30)、片上存储介质(10,201)、片内地址索引模块(20,202)以及ALU模块(40,204),多核心处理模块(30)用于执行神经网络运算中的向量乘加操作,ALU模块(40,204)用于从所述多核心处理模块(30)或片上存储介质(10,201)获取输入数据执行多核心处理模块无法完成的非线性运算,其中多个核心处理模块(31)共享片上存储介质(10)以及ALU模块(40),或者多个核心处理模块(203)具有独立的片上存储介质(201)以及ALU模块(204)。该方法、系统在神经网络处理系统中引入多核设计,从而提升神经网络处理系统的运算速度,使得神经网络处理系统性能更高,更加高效。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)