WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017180291) SYSTEMS AND METHODS TO PROVIDE CHARGE SHARING AT A TRANSMIT BUFFER CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/180291    International Application No.:    PCT/US2017/023040
Publication Date: 19.10.2017 International Filing Date: 17.03.2017
Chapter 2 Demand Filed:    25.10.2017    
IPC:
H03K 19/00 (2006.01), H03K 19/0185 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: PETERSON, LuVerne Ray; (US).
BRYAN, Thomas Clark; (US).
THILENIUS, Stephen; (US)
Agent: KELTON, Thomas W.; (US).
WEBB, Gregory P.; (US).
CHEN, Tom; (US).
MICHELSON, Gregory J.; (US).
HALLMAN, Jonathan; (US).
WELCH, Henry L.; (US).
FOWLES, Adam; (US).
NGUYEN, Thuc B.; (US).
EDWARDS, Gary J.; (US).
LI, Eric; (US).
PATTANI, Pranay; (US).
HUH, Gregory; (US)
Priority Data:
15/098,129 13.04.2016 US
Title (EN) SYSTEMS AND METHODS TO PROVIDE CHARGE SHARING AT A TRANSMIT BUFFER CIRCUIT
(FR) SYSTÈMES ET PROCÉDÉS PERMETTANT DE FOURNIR UN PARTAGE DE CHARGE AU NIVEAU D'UN CIRCUIT TAMPON D'ÉMISSION
Abstract: front page image
(EN)A circuit (100) includes a data input (data) in communication with a first transistor stack (M0); a first capacitor (C1) having a first capacitance and in communication with a power supply (Vdd) via a first transistor (M0) of the first transistor stack, wherein the first transistor is configured to charge the first capacitor in response to the data input receiving a signal corresponding to a first binary value (data= 0); a data output node (Dout) coupled between the first transistor stack and a transmission line having a second capacitance (C2); and wherein the first capacitor is coupled between the data output node and a second transistor of the first transistor stack, further wherein the second transistor (M1) is configured to discharge the first capacitor to the data output node in response to the data input receiving a signal corresponding to a second binary value (data= 1).
(FR)L'invention concerne un circuit (100) qui comprend une entrée de données (données) en communication avec un premier empilement de transistors (M0) ; un premier condensateur (C1) ayant une première capacité et en communication avec une alimentation électrique (Vdd) par l'intermédiaire d'un premier transistor (M0) du premier empilement de transistors, le premier transistor étant conçu pour charger le premier condensateur en réponse à la réception par l'entrée de données d'un signal correspondant à une première valeur binaire (données = 0) ; un nœud de sortie de données (Dout) couplé entre le premier empilement de transistors et une ligne de transmission ayant une seconde capacité (C2) ; le premier condensateur étant couplé entre le nœud de sortie de données et un second transistor du premier empilement de transistors, le second transistor (M1) étant conçu pour décharger le premier condensateur vers le nœud de sortie de données en réponse à la réception par l'entrée de données d'un signal correspondant à une seconde valeur binaire (données = 1).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)