WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017177790) METHOD AND DEVICE FOR ACCESSING MEMORY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/177790    International Application No.:    PCT/CN2017/076961
Publication Date: 19.10.2017 International Filing Date: 16.03.2017
IPC:
G06F 12/08 (2016.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129 (CN)
Inventors: HUANG, Gang; (CN).
LIANG, Wenliang; (CN).
WU, Zixu; (CN)
Agent: LONGSUN LEAD IP LTD.; Rm.101, Building 3 No. 68 Beiqing Road, Haidian District Beijing 100094 (CN)
Priority Data:
201610225274.X 12.04.2016 CN
Title (EN) METHOD AND DEVICE FOR ACCESSING MEMORY
(FR) PROCÉDÉ ET DISPOSITIF PERMETTANT D'AVOIR UN ACCÈS MÉMOIRE
(ZH) 一种用于访问内存的方法和装置
Abstract: front page image
(EN)A method and device for accessing a memory, wherein same are capable of reducing a system delay and improving the access efficiency. The method is applied to a computer system. The computer system comprises at least one core, a memory controller (MC), a target cache and a memory. Each core is connected to the MC via a first bus, the target cache is connected to the MC via a second bus, and each core and the target cache are connected to the memory via the MC. The method comprises: the MC receiving a first memory access request sent by a first core among the at least one core, the first memory access request carrying information about the address of target data, access to which is requested by the first core, in the memory; according to the information about a target address, the MC reading the target data from the memory; the MC determining that the first bus is occupied; and the MC sending the target data to the target cache via the second bus so as to save the target data in the target cache.
(FR)La présente invention concerne un procédé et un dispositif permettant d'avoir un accès mémoire, le procédé et le dispositif étant aptes à réduire un retard de système et à améliorer l'efficacité d'accès. Le procédé s’applique à un système informatique. Le système informatique comprend au moins un cœur, un dispositif de commande de mémoire (MC), un cache cible et une mémoire. Chaque cœur est connecté au dispositif MC par le biais d'un premier bus, le cache cible est connecté au dispositif MC par le biais d'un second bus, et chaque cœur et le cache cible sont connectés à la mémoire par le biais du dispositif MC. Le procédé comprend les étapes suivantes : le dispositif MC reçoit une première demande d'accès mémoire envoyée par un premier cœur parmi le ou les cœurs, la première demande d'accès mémoire comportant des informations concernant l'adresse de données cibles, à laquelle un accès est demandé par le premier cœur, dans la mémoire ; en fonction des informations concernant une adresse cible, le dispositif MC lit les données cibles à partir de la mémoire ; le dispositif MC détermine que le premier bus est occupé ; et le dispositif MC envoie les données cibles au cache cible par le biais du second bus de façon à sauvegarder les données cibles dans le cache cible.
(ZH)一种访问内存的方法和装置,能够减少系统延迟,提高访问效率。该方法应用于计算机系统中,该计算机系统包括至少一个核、存储控制器MC、目标缓存和内存,各核经由第一总线与MC相连,目标缓存经由第二总线与MC相连,各核和目标缓存通过MC与内存相连,该方法包括:MC接收至少一个核中的第一核发送的第一内存访问请求,第一内存访问请求中携带有第一核请求访问的目标数据在内存中的地址的信息;MC根据目标地址的信息,从内存中读取目标数据;MC确定第一总线被占用;MC经由第二总线,向目标缓存发送目标数据,以将目标数据保存在目标缓存中。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)