WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017175460) SEMICONDUCTOR DEVICE AND POWER CONVERSION DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/175460 International Application No.: PCT/JP2017/003434
Publication Date: 12.10.2017 International Filing Date: 31.01.2017
IPC:
H01L 29/78 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/417 (2006.01) ,H01L 29/423 (2006.01) ,H01L 29/49 (2006.01)
Applicants: MITSUBISHI ELECTRIC CORPORATION[JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventors: SUGAWARA, Katsutoshi; JP
TANAKA, Rina; JP
FUKUI, Yutaka; JP
ADACHI, Kohei; JP
KONISHI, Kazuya; JP
Agent: MURAKAMI, Kanako; JP
MATSUI, Jumei; JP
KURATANI, Yasutaka; JP
DATE, Kenro; JP
Priority Data:
2016-07704907.04.2016JP
Title (EN) SEMICONDUCTOR DEVICE AND POWER CONVERSION DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF DE CONVERSION DE PUISSANCE
(JA) 半導体装置および電力変換装置
Abstract: front page image
(EN) This semiconductor device comprises: a plurality of active stripe regions (3) which are separated from one another by a plurality of stripe trenches (307); and protection diffusion layer grounding regions (4) in each of which a source electrode (5) is connected to a protection diffusion layer (306) through an opening (402) provided, in a semiconductor layer (2), between adjacent stripe trenches (307). The plurality of active stripe regions (3) include: a plurality of first active stripe regions (3a) including the protection diffusion layer grounding regions (4); and second active stripe regions (3b) which do not include the protection diffusion layer grounding region (4) and which is provided between the first active stripe regions (3a). The protection diffusion layer (306) and the source electrode (5) are reliably connected to each other so that decrease of a switching speed can be suppressed.
(FR) Dispositif à semi-conducteur comprenant : une pluralité de régions de bandes actives (3) qui sont séparées les unes des autres par une pluralité de tranchées de bandes (307) ; et des régions de mise à la terre de couche de diffusion de protection (4) dans chacune desquelles une électrode de source (5) est connectée à une couche de diffusion de protection (306) par l'intermédiaire d'une ouverture (402) disposée, dans une couche semi-conductrice (2), entre des tranchées de bandes adjacentes (307). La pluralité de régions de bandes actives (3) comprend : une pluralité de premières régions de bandes actives (3a) comprenant les régions de mise à la terre de couche de diffusion de protection (4) ; et des secondes régions de bandes actives (3b) qui ne comprennent pas la région de mise à la terre de couche de diffusion de protection (4) et qui sont disposées entre les premières régions de bandes actives (3a). La couche de diffusion de protection (306) et l'électrode de source (5) sont connectées de manière fiable l'une à l'autre de telle sorte qu'une diminution d'une vitesse de commutation peut être supprimée.
(JA) 半導体装置は、複数のストライプトレンチ(307)によって区切られた複数の活性ストライプ領域(3)と、隣り合うストライプトレンチ(307)の間において半導体層(2)に設けられた開口部(402)を通じてソース電極(5)が保護拡散層(306)に接続する保護拡散層接地領域(4)とを有し、前記複数の活性ストライプ領域(3)には保護拡散層接地領域(4)を含む複数の第1の活性ストライプ領域(3a)と保護拡散層接地領域(4)を含まず第1の活性ストライプ領域(3a)に挟まれて設けられた第2の活性ストライプ領域(3b)とを有する。保護拡散層(306)とソース電極(5)を確実に接続し、スイッチング速度の低下を抑制することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)