WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017173148) SPACE-EFFICIENT UNDERFILLING TECHNIQUES FOR ELECTRONIC ASSEMBLIES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/173148    International Application No.:    PCT/US2017/025150
Publication Date: 05.10.2017 International Filing Date: 30.03.2017
IPC:
H01L 21/56 (2006.01), H01L 23/28 (2006.01), H01L 23/00 (2006.01), H01L 23/498 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: HEPPNER, Joshua D.; (US).
ROUX, Serge; (US).
BAKER, Michael J.; (US).
FALCON, Javier A.; (US)
Agent: KACVINSKY, John F.; (US)
Priority Data:
15/089,491 02.04.2016 US
Title (EN) SPACE-EFFICIENT UNDERFILLING TECHNIQUES FOR ELECTRONIC ASSEMBLIES
(FR) TECHNIQUES D'APPLICATION D'UNDERFILL À OPTIMISATION D'ESPACE POUR ENSEMBLES ÉLECTRONIQUES
Abstract: front page image
(EN)Space-efficient underfilling techniques for electronic assemblies are described. According to some such techniques, an underfilling method may comprise mounting an electronic element on a surface of a substrate, dispensing an underfill material upon the surface of the substrate within a dispense region for forming an underfill for the electronic element, and projecting curing rays upon at least a portion of the dispensed underfill material to inhibit an outward flow of dispensed underfill material from the dispense region, and the underfill material may comprise a non-visible light (NVL)-curable material. Other embodiments are described and claimed.
(FR)L'invention concerne des techniques d'application d'underfill à optimisation d'espace pour des ensembles électroniques. Selon certaines de ces techniques, un procédé d'application d'underfill peut comprendre le montage d'un élément électronique sur une surface d'un substrat, la distribution d'un matériau d'underfill sur la surface du substrat à l'intérieur d'une région de distribution en vue de former un underfill pour l'élément électronique, et la projection de rayons de durcissement sur au moins une portion du matériau d'underfill distribué pour empêcher un écoulement vers l'extérieur du matériau d'underfill distribué depuis la région de distribution, et le matériau d'underfill peut comprendre un matériau durcissable à la lumière non visible (NVL). L'invention concerne également d'autres modes de réalisation.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)