WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172928) STACKED DIE GROUND SHIELD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172928    International Application No.:    PCT/US2017/024764
Publication Date: 05.10.2017 International Filing Date: 29.03.2017
IPC:
H01L 23/552 (2006.01), H01L 25/16 (2006.01), H01L 23/495 (2006.01)
Applicants: MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, Arizona 85224-6199 (US)
Inventors: DIX, Gregory; (US).
FUREY, Lee; (US).
RAGHUNATHAN, Rohan; (US)
Agent: SLAYDEN, Bruce W., II; (US)
Priority Data:
62/314,875 29.03.2016 US
15/471,889 28.03.2017 US
Title (EN) STACKED DIE GROUND SHIELD
(FR) ÉCRAN DE MISE À LA TERRE DE PUCES EMPILÉES
Abstract: front page image
(EN)The present disclosure relates to semiconductor devices. Embodiments of the teachings thereof may include processes for manufacturing of semiconductor devices and the devices themselves. For example, some embodiments may include an integrated circuit package comprising: a lead frame; a first die mounted on the lead frame in flip-chip fashion, with a frontside of the first die connected to the lead frame; wherein the first die comprises an oxide layer deposited on a backside of the first die and a back metal layer deposited on the oxide layer; and a second die mounted on the back metal layer of the first die.
(FR)La présente invention concerne des dispositifs à semi-conducteurs. Des modes de réalisation de l'invention peuvent comprendre des processus de fabrication de dispositifs à semi-conducteurs et les dispositifs eux-mêmes. Par exemple, certains modes de réalisation peuvent comprendre un boîtier de circuit intégré comprenant : une grille de connexion; une première puce montée sur la grille de connexion à la manière d'une puce retournée, une face avant de la première puce étant connectée à la grille de connexion; la première puce comprenant une couche d'oxyde déposée sur l'un de ses côtés arrières et une couche de métal arrière déposée sur la couche d'oxyde; et une seconde puce montée sur la couche métallique arrière de la première puce.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)