WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 18.08.2018 at 9:00 AM CEST
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172335) PROVIDING MEMORY BANDWIDTH COMPRESSION USING MULTIPLE LAST-LEVEL CACHE (LLC) LINES IN A CENTRAL PROCESSING UNIT (CPU)-BASED SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/172335 International Application No.: PCT/US2017/022060
Publication Date: 05.10.2017 International Filing Date: 13.03.2017
Chapter 2 Demand Filed: 31.01.2018
IPC:
G06F 12/04 (2006.01) ,G06F 12/0811 (2016.01) ,G06F 12/084 (2016.01) ,G06F 12/12 (2016.01) ,G06F 12/0862 (2016.01)
Applicants: QUALCOMM INCORPORATED[US/US]; attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors: VERRILLI, Colin, Beaton; US
HEDDES, Mattheus, Cornelis Antonius Adrianus; US
RINALDI, Mark, Anthony; US
VAIDHYANATHAN, Natarajan; US
Agent: TERRANOVA, Steven, N.; US
OWENS, JR., Bruce, E.; US
Priority Data:
15/086,81731.03.2016US
Title (EN) PROVIDING MEMORY BANDWIDTH COMPRESSION USING MULTIPLE LAST-LEVEL CACHE (LLC) LINES IN A CENTRAL PROCESSING UNIT (CPU)-BASED SYSTEM
(FR) FOURNITURE D’UNE COMPRESSION DE BANDE PASSANTE DE MÉMOIRE À L’AIDE DE MULTIPLES LIGNES DE CACHE DE DERNIER NIVEAU (LLC) DANS UN SYSTÈME BASÉ SUR UNE UNITÉ CENTRALE DE TRAITEMENT (CPU)
Abstract: front page image
(EN) Providing memory bandwidth compression using multiple last-level cache (LLC) lines in a central processing unit (CPU)-based system is disclosed. In some aspects, a compressed memory controller (CMC) provides an LLC comprising multiple LLC lines, each providing a plurality of sub-lines the same size as a system cache line. The contents of the system cache line(s) stored within a single LLC line are compressed and stored in system memory within the memory sub-line region corresponding to the LLC line. A master table stores information indicating how the compressed data for an LLC line is stored in system memory by storing an offset value and a length value for each sub-line within each LLC line. By compressing multiple system cache lines together and storing compressed data in a space normally allocated to multiple uncompressed system lines, the CMC enables compression sizes to be smaller than the memory read/write granularity of the system memory.
(FR) L’invention concerne la fourniture d’une compression de bande passante de mémoire à l’aide de multiples lignes de cache de dernier niveau (LLC) dans un système basé sur une unité centrale de traitement (CPU). Dans certains aspects, un contrôleur de mémoire compressée (CMC) fournit un LLC comprenant de multiples lignes de LLC, chacune fournissant une pluralité de sous-lignes de la même taille qu'une ligne de cache système. Le contenu de la ou des lignes de cache système mémorisé dans une seule ligne de LLC est compressé et mémorisé dans une mémoire système à l'intérieur de la région de sous-ligne de mémoire correspondant à la ligne de LLC. Une table maîtresse mémorise des informations indiquant la manière dont les données compressées pour une ligne de LLC sont mémorisées dans une mémoire système en mémorisant une valeur de décalage et une valeur de longueur pour chaque sous-ligne à l'intérieur de chaque ligne de LLC. En compressant ensemble de multiples lignes de cache système et en mémorisant les données compressées dans un espace normalement attribué à de multiples lignes système non compressées, le CMC permet que des tailles de compression soient plus petites que la granularité de lecture/écriture en mémoire de la mémoire système.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)