Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017172297) APPARATUS AND METHOD FOR RE-EXECUTION OF FAULTING OPERATIONS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/172297 International Application No.: PCT/US2017/021108
Publication Date: 05.10.2017 International Filing Date: 07.03.2017
IPC:
G06F 9/30 (2006.01) ,G06F 9/48 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
48
Programme initiating; Programme switching, e.g. by interrupt
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
HILDESHEIM, Gur; IL
YANOVER, Igor; IL
SHWARTSMAN, Stanislav; IL
SADE, Raanan; IL
RAIS, Ron; IL
Agent:
WEBSTER, Thomas, C.; US
Priority Data:
15/089,09501.04.2016US
Title (EN) APPARATUS AND METHOD FOR RE-EXECUTION OF FAULTING OPERATIONS
(FR) APPAREIL ET PROCÉDÉ POUR LA RÉEXÉCUTION D’OPÉRATIONS DE FORMATION DE FAILLE
Abstract:
(EN) An apparatus and method are described for at-retirement re-execution of faulting operations. For example, one embodiment of a processor comprises: an out-of-order engine to schedule and dispatch operations to an execution unit at least some of the operations comprising load operations to load data from a system memory and store operations to store data to the system memory; a first circuit to determine whether a current load/store operation is at retirement; a second circuit to cause logging circuitry and/or fault registers to be active when a load/store operation has been dispatched at retirement, wherein upon detection of a fault condition associated with the load/store operation, data associated with the fault is to be written to the logging circuitry and/or fault registers, the second circuit to cause the logging circuitry and/or fault registers to be inactive if the load/store operation has not be dispatched at retirement.
(FR) L’invention concerne un appareil et un procédé pour la réexécution à la retraite d’opérations de formation de faille. Par exemple, un mode de réalisation d’un processeur comprend : un moteur hors service pour planifier et répartir des opérations au niveau d’une unité d’exécution, au moins certaines des opérations comprenant des opérations de chargement pour charger des données à partir d’une mémoire de système et des opérations de stockage pour stocker des données dans la mémoire de système ; un premier circuit pour déterminer si une opération de chargement/stockage actuelle est ou non à la retraite ; un second circuit pour amener une circuiterie de connexion et/ou des registres de faille à être actifs lorsqu’une opération de chargement/stockage a été répartie à la retraite, lors de la détection d’une condition de faille associée à l’opération de chargement/stockage, des données associées à la faille devant être écrites dans la circuiterie de connexion et/ou les registres de faille, le second circuit étant destiné à amener la circuiterie de connexion et/ou les registres de faille à être inactifs si l’opération de chargement/stockage n’a pas été répartie à la retraite.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)