WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172285) MEMORY SUBSYSTEM WITH NARROW BANDWIDTH REPEATER CHANNEL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172285    International Application No.:    PCT/US2017/021003
Publication Date: 05.10.2017 International Filing Date: 06.03.2017
IPC:
G06F 13/40 (2006.01), G06F 13/16 (2006.01)
Applicants: INTEL CORPORATION [US/US]; Intel Corporation 2200 Mission College Blvd Santa Clara, California 95054 (US)
Inventors: VOGT, Pete; (US)
Agent: ANDERSON, Vincent; (US).
FLEMING, Caroline; (US)
Priority Data:
15/089,453 01.04.2016 US
Title (EN) MEMORY SUBSYSTEM WITH NARROW BANDWIDTH REPEATER CHANNEL
(FR) SOUS-SYSTÈME DE MÉMOIRE À CANAL RÉPÉTEUR DE LARGEUR DE BANDE ÉTROITE
Abstract: front page image
(EN)A system with memory includes a repeater architecture where memory connects to a host with one bandwidth, and repeats the channel with a lower bandwidth. A memory circuit includes a first group of signal lines to couple point-to-point between a first group of memory devices and a host device. The memory circuit includes a second group of signal lines to couple point-to-point between the first group of memory devices and a second group of memory devices. The second group of signal lines extends the memory channel to the second group of memory devices. The second group of signal lines includes fewer data signal lines than the first group of signal lines, to support a lower bandwidth than the first group of signal lines on the memory channel.
(FR)L'invention concerne un système à mémoire comprenant une architecture de répéteur dans laquelle la mémoire se connecte à un hôte avec une largeur de bande et répète le canal avec une largeur de bande inférieure. Un circuit de mémoire comprend un premier groupe de lignes de signal pour un couplage point à point entre un premier groupe de dispositifs de mémoire et un dispositif hôte. Le circuit de mémoire comprend un second groupe de lignes de signal pour un couplage point à point entre le premier groupe de dispositifs de mémoire et un second groupe de dispositifs de mémoire. Le second groupe de lignes de signal étend le canal de mémoire vers le second groupe de dispositifs de mémoire. Le second groupe de lignes de signal comprend moins de lignes de signal de données que le premier groupe de lignes de signal, pour prendre en charge une largeur de bande inférieure à celle du premier groupe de lignes de signal sur le canal de mémoire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)