WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172256) PROCESSORS, METHODS, AND SYSTEMS TO ALLOCATE LOAD AND STORE BUFFERS BASED ON INSTRUCTION TYPE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172256    International Application No.:    PCT/US2017/020585
Publication Date: 05.10.2017 International Filing Date: 03.03.2017
IPC:
G06F 13/16 (2006.01), G06F 9/50 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: HERDRICH, Andrew J.; (US).
WANG, Yipeng; (US).
WANG, Ren; (US).
TAI, Tsung-Yuan C.; (US).
TSAI, Jr-Shian; (US)
Agent: VECCHIA, Brent E.; (US)
Priority Data:
15/089,533 02.04.2016 US
Title (EN) PROCESSORS, METHODS, AND SYSTEMS TO ALLOCATE LOAD AND STORE BUFFERS BASED ON INSTRUCTION TYPE
(FR) PROCESSEURS, PROCÉDÉS ET SYSTÈMES POUR ALLOUER DES MÉMOIRES TAMPONS DE CHARGE ET DE STOCKAGE SUR LA BASE D'UN TYPE D'INSTRUCTION
Abstract: front page image
(EN)A processor of an aspect includes a decode unit to decode memory access instructions of a first type and to output corresponding memory access operations, and to decode memory access instructions of a second type and to output corresponding memory access operations. The processor also includes a load store queue coupled with the decode unit. The load store queue includes a load buffer that is to have a plurality of load buffer entries, and a store buffer that is to have a plurality of store buffer entries. The load store queue also includes a buffer entry allocation controller coupled with the load buffer and coupled with the store buffer. The buffer entry allocation controller is to allocate load and store buffer entries based at least in part on whether memory access operations correspond to memory access instructions of the first type or of the second type. Other processors, methods, and systems, are also disclosed.
(FR)Selon un aspect, l'invention concerne un processeur qui comprend une unité de décodage pour décoder des instructions d'accès en mémoire d'un premier type et émettre des opérations d'accès en mémoire correspondantes, et décoder des instructions d'accès en mémoire d'un second type et émettre des opérations d'accès en mémoire correspondantes. Le processeur comprend également une file d'attente de charge et de stockage accouplée à l'unité de décodage. La file d'attente de charge et de stockage comprend une mémoire tampon de charge qui doit avoir une pluralité d'entrées de mémoire tampon de charge, et une mémoire tampon de stockage qui doit avoir une pluralité d'entrées de mémoire tampon de stockage. La file d'attente de charge et de stockage comprend également un dispositif de commande d'allocation d'entrée de mémoire tampon accouplé à la mémoire tampon de charge et accouplé à la mémoire tampon de stockage. Le dispositif de commande d'allocation d'entrée de mémoire tampon doit allouer des entrées de mémoire tampon de charge et de stockage sur la base, au moins en partie, du point de savoir si des opérations d'accès en mémoire correspondent à des instructions d'accès en mémoire du premier type ou du second type. L'invention concerne également d'autres processeurs, procédés et systèmes.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)