WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172244) POWER SIDE-CHANNEL ATTACK RESISTANT ADVANCED ENCRYPTION STANDARD ACCELERATOR PROCESSOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172244    International Application No.:    PCT/US2017/020497
Publication Date: 05.10.2017 International Filing Date: 02.03.2017
IPC:
H04L 9/06 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: KUMAR, Raghavan; (US).
MATHEW, Sanu K; (US).
SATPATHY, Sudhir K.; (US).
SURESH, Vikram B.; (US)
Agent: GARG, Rohini K.; (US).
PORTNOVA, Marina; (US).
OVANEZIAN, Daniel E.; (US)
Priority Data:
15/088,823 01.04.2016 US
Title (EN) POWER SIDE-CHANNEL ATTACK RESISTANT ADVANCED ENCRYPTION STANDARD ACCELERATOR PROCESSOR
(FR) PROCESSEUR D'ACCÉLÉRATEUR STANDARD DE CHIFFREMENT AVANCÉ RÉSISTANT AUX ATTAQUES PAR CANAL LATÉRAL DE PUISSANCE
Abstract: front page image
(EN)A processing system includes a processing core and a hardware accelerator communicatively coupled to the processing core. The hardware accelerator includes a random number generator to generate a byte order indicator. The hardware accelerator also includes a first switching module communicatively coupled to the random value indicator generator. The switching module receives an byte sequence in an encryption round of the cryptographic operation and feeds a portion of the input byte sequence to one of a first substitute box (S-box) module or a second S-box module in view of a byte order indicator value generated by the random number generator.
(FR)L'invention concerne un système de traitement qui comprend un cœur de traitement et un accélérateur matériel couplé en communication au cœur de traitement. L'accélérateur matériel comprend un générateur de nombres aléatoires pour générer un indicateur d'ordre d'octets. L'accélérateur matériel comprend également un premier module de commutation couplé en communication au générateur d'indicateur de valeur aléatoire. Le module de commutation reçoit une séquence d'octets dans un cycle de chiffrement de l'opération cryptographique et envoie une partie de la séquence d'octets d'entrée à un premier module de boîtier de remplacement (S-box) ou un second module S-box en fonction d'une valeur d'indicateur d'ordre d'octets générée par le générateur de nombres aléatoires.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)