WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172212) PROCESSORS, METHODS, SYSTEMS, AND INSTRUCTIONS TO PARTITION A SOURCE PACKED DATA INTO LANES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172212    International Application No.:    PCT/US2017/020198
Publication Date: 05.10.2017 International Filing Date: 01.03.2017
IPC:
G06F 9/38 (2006.01), G06F 9/30 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: JHA, Ashish; (US)
Agent: VECCHIA, Brent E.; (US)
Priority Data:
15/087,231 31.03.2016 US
Title (EN) PROCESSORS, METHODS, SYSTEMS, AND INSTRUCTIONS TO PARTITION A SOURCE PACKED DATA INTO LANES
(FR) PROCESSEURS, PROCÉDÉS, SYSTÈMES ET INSTRUCTIONS POUR PARTITIONNER DES DONNÉES CONDENSÉES SOURCES EN VOIES
Abstract: front page image
(EN)A processor includes a decode unit to decode an instruction that is to indicate a source packed data that is to include a plurality of adjoining data elements, a number of data elements, and a destination. The processor also includes an execution unit coupled with the decode unit. The execution unit, in response to the instruction, is to store a result packed data in the destination. The result packed data is to have a plurality of lanes that are each to store a different non-overlapping set of the indicated number of adjoining data elements aligned with a least significant end of the respective lane. The different non-overlapping sets of the indicated number of the adjoining data elements in adjoining lanes of the result packed data are to be separated from one another by at least one most significant data element position of the less significant lane.
(FR)Selon l'invention, un processeur comprend une unité de décodage pour décoder une instruction qui sert à indiquer des données condensées sources qui doivent comporter une pluralité d'éléments de données contigus, un nombre d'éléments de données et une destination. Le processeur comprend également une unité d'exécution couplée à l'unité de décodage. L'unité d'exécution, en réponse à l'instruction, sert à stocker des données condensées de résultat dans la destination. Les données condensées de résultat doivent comporter une pluralité de voies qui servent à stocker chacune un ensemble non chevauchant différent du nombre indiqué d'éléments de données contigus alignés avec une extrémité la moins significative de la voie respective. Les différents ensembles non chevauchants du nombre indiqué des éléments de données contigus dans des voies adjacentes des données condensées de résultat doivent être séparés l'un de l'autre par au moins une position d'élément de données la plus significative de la voie moins significative.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)