WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172161) SYSTEMS AND METHODS FOR ELECTROMAGNETIC INTERFERENCE SHIELDING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/172161 International Application No.: PCT/US2017/019689
Publication Date: 05.10.2017 International Filing Date: 27.02.2017
IPC:
H01L 23/552 (2006.01) ,H01L 23/00 (2006.01) ,H01L 23/18 (2006.01)
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: DIAS, Rajendra C.; US
MODI, Mitul B.; US
Agent: PERDOK, Monique, M.; US
Priority Data:
15/087,27031.03.2016US
Title (EN) SYSTEMS AND METHODS FOR ELECTROMAGNETIC INTERFERENCE SHIELDING
(FR) SYSTÈMES ET PROCÉDÉS DE BLINDAGE CONTRE LES INTERFÉRENCES ÉLECTROMAGNÉTIQUES
Abstract: front page image
(EN) Discussed generally herein are methods and devices including or providing an electromagnetic interference (EMI) shielding. A device can include substrate including electrical connection circuitry therein, ground circuitry on, or at least partially in the substrate, the ground circuitry at least partially exposed by a surface of the substrate, a die electrically connected to the connection circuitry and the ground circuitry, the die on the substrate, a conductive material on a die backside, and a conductive paste or one or more wires electrically connected to the ground circuitry and the conductive material.
(FR) L'invention concerne de façon générale des procédés et des dispositifs comprenant ou assurant un blindage contre les interférences électromagnétiques (EMI). Un dispositif peut comprendre un substrat comprenant un circuit de connexion électrique en son sein, un circuit de masse sur ou au moins partiellement dans le substrat, le circuit de masse étant au moins partiellement mis à nu par une surface du substrat, une puce connectée électriquement au circuit de connexion et au circuit de masse, la puce se trouvant sur le substrat, un matériau conducteur sur un côté arrière de puce, et une pâte conductrice ou un ou plusieurs fils électriquement connectés au circuit de masse et au matériau conducteur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)