WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172122) AUXILIARY CACHE FOR REDUCING INSTRUCTION FETCH AND DECODE BANDWIDTH REQUIREMENTS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172122    International Application No.:    PCT/US2017/018923
Publication Date: 05.10.2017 International Filing Date: 22.02.2017
IPC:
G06F 12/0802 (2016.01), G06F 9/30 (2006.01), G06F 9/38 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: AGRON, Jason M.; (US).
MERRICK, Alex; (US).
MEKKAT, Vineeth; (US)
Agent: KOMENDA, J. Kyle; (US)
Priority Data:
15/087,786 31.03.2016 US
Title (EN) AUXILIARY CACHE FOR REDUCING INSTRUCTION FETCH AND DECODE BANDWIDTH REQUIREMENTS
(FR) MÉMOIRE CACHE AUXILIAIRE POUR RÉDUIRE LES EXIGENCES DE BANDE PASSANTE D'EXTRACTION ET DE DÉCODAGE D'INSTRUCTION
Abstract: front page image
(EN)A hardware-software co-designed processor includes a front end to decode an instruction, an execution unit to execute the instruction, an auxiliary cache to store auxiliary information for consumption during execution of the instruction, an instruction blender, and a retirement unit to retire the instruction. The auxiliary information may include long immediate values, non-working instructions for emulating an untranslated instruction stream, or execution hints, and is not decoded by the front end. The auxiliary cache includes circuitry to receive the auxiliary information from a binary translator, to store the auxiliary information in the auxiliary cache, and to provide the auxiliary information to the instruction blender prior to execution. The instruction blender includes circuitry to receive the auxiliary information, to blend the instruction with the auxiliary information, and to provide the blended instruction to the execution unit. Use of the auxiliary cache may reduce fetch and decode bandwidth requirements.
(FR)Selon l'invention, un processeur co-conçu matériel-logiciel comprend un logiciel frontal pour décoder une instruction, une unité d'exécution pour exécuter l'instruction, une mémoire cache auxiliaire pour stocker des informations auxiliaires pour une consommation durant l'exécution de l'instruction, un dispositif de mélange d'instructions, et une unité de retrait pour retirer l'instruction. Les informations auxiliaires peuvent comprendre de longues valeurs intermédiaires, des instructions non de fonctionnement pour émuler un flux d'instructions non traduit, ou des commentaires d'aide d'exécution, et ne sont pas décodées par le logiciel frontal. La mémoire cache auxiliaire comprend une circuiterie pour recevoir les informations auxiliaires à partir d'un traducteur binaire, pour stocker les informations auxiliaires dans la mémoire cache auxiliaire, et pour fournir les informations auxiliaires au dispositif de mélange d'instructions avant l'exécution. Le dispositif de mélange d'instructions comprend une circuiterie pour recevoir les informations auxiliaires, pour mélanger l'instruction avec les informations auxiliaires, et pour fournir l'instruction mélangée à l'unité d'exécution. L'utilisation de la mémoire cache auxiliaire peut réduire les exigences de bande passante d'extraction et de décodage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)