WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017172060) VALIDATION OF MEMORY ON-DIE ERROR CORRECTION CODE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/172060    International Application No.:    PCT/US2017/017236
Publication Date: 05.10.2017 International Filing Date: 09.02.2017
IPC:
G06F 11/10 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: HALBERT, John B.; (US).
BAINS, Kuljit S.; (US)
Agent: O'ROURKE, Robert B.; (US)
Priority Data:
15/089,316 01.04.2016 US
Title (EN) VALIDATION OF MEMORY ON-DIE ERROR CORRECTION CODE
(FR) VALIDATION D'UN CODE DE CORRECTION D'ERREUR SUR PUCE D'UNE MÉMOIRE
Abstract: front page image
(EN)Embodiments are generally directed to validation of memory on-die error correction code. An embodiment of a memory device includes one or more memory arrays for the storage of data; control logic to control operation of the memory device; and ECC (error correction code) logic, including ECC correction logic to correct data and ECC generation logic to generate ECC code bits and store the ECC bits in the one or more memory arrays. In a validation mode to validate operation of the ECC logic, the control logic is to allow generation of ECC code bits for a first test value and disable generation of ECC code bits for a second test value.
(FR)De manière générale, les modes de réalisation concernent la validation d'un code de correction d'erreur sur puce d'une mémoire. Un mode de réalisation d'un dispositif mémoire comprend : une ou plusieurs matrice mémoire pour le stockage des données ; une logique de commande pour commander le fonctionnement du dispositif mémoire ; et une logique EEC (code de correction d'erreur) comprenant une logique de correction ECC pour corriger des données et une logique de génération ECC pour générer des bits de code ECC et stocker les bits ECC dans la ou les matrices mémoire. Dans un mode de validation permettant de valider le fonctionnement de la logique ECC, la logique de commande est conçue pour permettre la génération de bits de code ECC pour une première valeur de test et pour désactiver la génération de bits de code ECC pour une seconde valeur de test.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)