WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017171981) INTEGRATED CIRCUIT DESIGN SYSTEMS AND METHODS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/171981    International Application No.:    PCT/US2017/014020
Publication Date: 05.10.2017 International Filing Date: 19.01.2017
IPC:
G06F 17/50 (2006.01), H01L 27/118 (2006.01)
Applicants: MOTIVO, INC. [US/US]; 298 S. Sunnyvale Avenue, #102 Sunnyvale, CA 94086 (US)
Inventors: DAI, Vito; (US).
TEOH, Edward Kah Ching; (US).
XU, Ji; (US).
RANGARAJAN, Bharath; (US)
Agent: SULLIVAN, Denis, J.; (US)
Priority Data:
15/343,536 04.11.2016 US
62/314,038 28.03.2016 US
Title (EN) INTEGRATED CIRCUIT DESIGN SYSTEMS AND METHODS
(FR) SYSTÈMES ET PROCÉDÉS DE CONCEPTION DE CIRCUIT INTÉGRÉ
Abstract: front page image
(EN)Methods for integrated circuit design are provided. In one embodiment, a method for determining a physical layout pattern includes accessing a layout pattern configuration graph. The graph includes layout pattern configurations meeting a circuit requirements. At least two of the layout pattern configurations are annotated with characteristics by analyzing sample layout patterns. An integrated circuit electrical design is partitioned into circuit design configurations. One of the circuit design configurations meets one of the circuit requirements. One of the layout pattern configurations is selected from the layout pattern configuration graph to meet the selected circuit requirements. In another embodiment, a method for determining a netlist for an integrated circuit electrical design is provided. In a further embodiment, a method for determining a tool configuration for a manufacturing process is provided.
(FR)L'invention concerne également des procédés de conception de circuit intégré. Dans un mode de réalisation, l'invention concerne un procédé permettant de déterminer un modèle d'agencement physique, ledit procédé consistant à accéder à un graphe de configuration de modèle d'agencement. Le graphe comprend des configurations de modèle d'agencement satisfaisant aux exigences d'un circuit. Au moins deux des configurations de modèle d'agencement sont annotées de caractéristiques en analysant les modèles d'agencement échantillons. Une conception électrique du circuit intégré est divisée en configurations de conception de circuit. L'une des configurations de conception de circuit satisfait à l'une des exigences du circuit. L'une des configurations de modèle d'agencement est sélectionnée dans le graphe de configuration de modèle d'agencement pour satisfaire aux exigences du circuit sélectionné. Dans un autre mode de réalisation, l'invention concerne un procédé permettant de déterminer une liste d'interconnexions pour une conception électrique de circuit intégré. Dans un autre mode de réalisation, l'invention concerne un procédé permettant de déterminer une configuration d'outil pour un processus de fabrication.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)