WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017171888) DUAL-SIDED PACKAGE ASSEMBLY PROCESSING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/171888    International Application No.:    PCT/US2016/025778
Publication Date: 05.10.2017 International Filing Date: 02.04.2016
IPC:
H01L 25/04 (2014.01), H01L 23/31 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: MALATKAR, Pramod; (US).
ALEKSOV, Aleksandar; (US).
SENEVIRATNE, Dilan; (US).
CETEGEN, Edvin; (US)
Agent: BRASK, Justin, K.; (US)
Priority Data:
Title (EN) DUAL-SIDED PACKAGE ASSEMBLY PROCESSING
(FR) TRAITEMENT D'ASSEMBLAGE DE BOÎTIER DOUBLE FACE
Abstract: front page image
(EN)Techniques and mechanisms for providing packaged circuitry. In an embodiment, first circuit structures are coupled to a release layer on a first side of a substrate, and second circuit structures are coupled to another release layer on a second side of the substrate. Respective portions of mold compound are variously injection molded or otherwise deposited around the first circuit structures and around the second circuit structures. The mold compound portions are cured while the first circuit structures and the second circuit structures are on opposite respective sides of the substrate. In another embodiment, the first circuit structures and the second circuit structures are separated from each other and from the substrate, after curing of the mold compound portions, to form distinct packaged devices.
(FR)L'invention concerne des techniques et des mécanismes pour produire des circuits sous boîtier. Dans un mode de réalisation, des premières structures de circuit sont accouplées à une couche antiadhésive sur un premier côté d'un substrat, et des secondes structures de circuit sont accouplées à une autre couche antiadhésive sur un second côté du substrat. Des parties respectives d'un composé de moulage sont diversement moulées par injection ou autrement déposées autour des premières structures de circuit et autour des secondes structures de circuit. Les parties du composé de moulage sont durcies pendant que les premières structures de circuit et les secondes structures de circuit sont sur des côtés respectifs opposés du substrat. Dans un autre mode de réalisation, les premières structures de circuit et les secondes structures de circuit sont séparées les unes des autres et du substrat, après durcissement des parties du composé de moulage, afin de former des dispositifs sous boîtier distincts.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)