WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017171860) TRANSISTOR THRESHOLD VOLTAGE VARIATION OPTIMIZATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/171860    International Application No.:    PCT/US2016/025663
Publication Date: 05.10.2017 International Filing Date: 01.04.2016
IPC:
H01L 29/78 (2006.01), H01L 27/04 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054 (US)
Inventors: MORRIS, Daniel H.; (US).
AVCI, Uygar E.; (US).
YOUNG, Ian A.; (US)
Agent: PFLEGER, Edmund P.; (US)
Priority Data:
Title (EN) TRANSISTOR THRESHOLD VOLTAGE VARIATION OPTIMIZATION
(FR) OPTIMISATION DE LA VARIATION DE LA TENSION DE SEUIL D'UN TRANSISTOR
Abstract: front page image
(EN)One embodiment provides an apparatus. The apparatus includes a first transistor and a second transistor. The first transistor includes a first drain, a first source coupled to the first drain by a first channel, and a first gate stack comprising a plurality of layers. The second transistor includes a second drain, a second source coupled to the second drain by a second channel, and a second gate stack comprising a plurality of layers. Each gate stack includes a work function material layer to optimize a threshold voltage variation between the transistors.
(FR)Un mode de réalisation de l'invention concerne un appareil. L'appareil comprend un premier transistor et un deuxième transistor. Le premier transistor comprend un premier drain, une première source connectée au premier drain par un premier canal et un premier empilement de gâchette comprenant une pluralité de couches. Le deuxième transistor comprend un deuxième drain, une deuxième source connectée au deuxième drain par un deuxième canal et un deuxième empilement de gâchette comprenant une pluralité de couches. Chaque empilement de gâchette comprend une couche de matériau de fonction de travail pour optimiser une variation de la tension de seuil entre les transistors.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)