WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017171813) ELECTROMAGNETIC INTERFERENCE SHIELDING FOR SEMICONDUCTOR PACKAGES USING BOND WIRES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/171813 International Application No.: PCT/US2016/025398
Publication Date: 05.10.2017 International Filing Date: 31.03.2016
IPC:
H01L 23/552 (2006.01) ,H01L 23/48 (2006.01)
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors: RAORANE, Digvijay A.; US
NAIR, Vijay K.; US
Agent: BRASK, Justin, K.; US
Priority Data:
Title (EN) ELECTROMAGNETIC INTERFERENCE SHIELDING FOR SEMICONDUCTOR PACKAGES USING BOND WIRES
(FR) BLINDAGE CONTRE LES INTERFÉRENCES ÉLECTROMAGNÉTIQUES POUR BOÎTIERS DE SEMI-CONDUCTEURS UTILISANT DES FILS DE CONNEXION
Abstract: front page image
(EN) Electromagnetic interference shielding is described for a semiconductor package using bond wires. In one example, a package has a substrate having a ground plane and a top side to carry a microelectronic die, the top side further having a conductive pad coupled to the ground plane, a microelectronic die having a bottom side attached to the substrate and a top side opposite the bottom side, and a plurality of bond wires connected to the top conductive pad to form a wire mesh electromagnetic interference shield for the substrate.
(FR) L'invention concerne un blindage contre les interférences électromagnétiques pour un boîtier de semi-conducteurs utilisant des fils de connexion. Dans un exemple, un boîtier comporte un substrat présentant un plan de masse et un côté supérieur pour soutenir une puce microélectronique, le côté supérieur présentant en outre un plan de masse, une puce microélectronique présentant un côté inférieur fixé au substrat et un côté supérieur opposé au côté inférieur, et une pluralité de fils de connexion connectés à la plage de connexion conductrice supérieure afin de former un blindage contre les interférences électromagnétiques en treillis métallique destiné au substrat.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)