WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017171699) SILICON PMOS WITH GALLIUM NITRIDE NMOS FOR VOLTAGE REGULATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/171699    International Application No.:    PCT/US2016/024420
Publication Date: 05.10.2017 International Filing Date: 28.03.2016
IPC:
H01L 21/8238 (2006.01), H01L 21/336 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549 (US)
Inventors: DASGUPTA, Sansaptak; (US).
THEN, Han Wui; (US).
RADOSAVLJEVIC, Marko; (US).
TOLCHINSKY, Peter G.; (US).
KOTLYAR, Roza; (US).
RAO, Valluri R.; (US)
Agent: GUPTA, Rishi; (US)
Priority Data:
Title (EN) SILICON PMOS WITH GALLIUM NITRIDE NMOS FOR VOLTAGE REGULATION
(FR) PMOS DE SILICIUM AVEC NMOS DE NITRURE DE GALLIUM POUR LA RÉGULATION DE TENSION
Abstract: front page image
(EN)This disclosure pertains to a gallium nitride transistor that is formed in a trench etched into a silicon substrate. A gallium nitride layer is on the trench of the silicon substrate. A source electrode and a drain electrode reside on the gallium nitride layer. A gate electrode resides on the gallium nitride layer between the source electrode and the drain electrode. A first polarization layer resides on the gallium nitride layer between the source electrode and the gate electrode, and a second polarization layer resides on the gallium nitride layer between the gate electrode and the drain electrode. The silicon substrate can include a silicon 111 substrate.
(FR)La présente invention concerne un transistor au nitrure de gallium qui est formé dans une tranchée gravée dans un substrat de silicium. Une couche de nitrure de gallium se trouve sur la tranchée du substrat de silicium. Une électrode de source et une électrode de drain sont situées sur la couche de nitrure de gallium. Une électrode de grille est située sur la couche de nitrure de gallium entre l'électrode de source et l'électrode de drain. Une première couche de polarisation est située sur la couche de nitrure de gallium entre l'électrode de source et l'électrode de grille, et une seconde couche de polarisation est située sur la couche de nitrure de gallium entre l'électrode de grille et l'électrode de drain. Le substrat de silicium peut comprendre un substrat de silicium (111).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)