WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017170451) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/170451    International Application No.:    PCT/JP2017/012478
Publication Date: 05.10.2017 International Filing Date: 27.03.2017
IPC:
H01L 21/60 (2006.01), H01L 21/301 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
Applicants: MITSUI CHEMICALS TOHCELLO, INC. [JP/JP]; 7, Kandamitoshiro-cho, Chiyoda-ku, Tokyo 1018485 (JP)
Inventors: HAYASHISHITA Eiji; (JP)
Agent: HAYAMI Shinji; (JP)
Priority Data:
2016-068859 30.03.2016 JP
Title (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abstract: front page image
(EN)This semiconductor device manufacturing method involves at least the following three steps: (A) a step in which a first structure (100) is prepared which is provided with an adhesive laminate film (50) having a heat resistant resin layer (10), a flexible resin layer (20), and an adhesive resin layer (30), in that order, and a first semiconductor component (60) which is adhered on the adhesive resin layer (30) and which has a first terminal (65); (B) a step in which, in a state adhered on the adhesive resin layer (30), the first structure (100) is subjected to reflow soldering; and (C) a step in which, after step (B), the heat resistant resin layer (10) is removed from the adhesive laminate film (50).
(FR)L'invention porte sur un procédé de fabrication de dispositif à semi-conducteur qui comprend au moins les trois étapes suivantes : (A) une étape à laquelle une première structure (100) est préparée qui est pourvue d'un film stratifié adhésif (50) comportant une couche de résine résistante à la chaleur (10), une couche de résine souple (20) et une couche de résine adhésive (30), dans cet ordre, et d'un premier composant à semi-conducteur (60) qui est collé sur la couche de résine adhésive (30) et qui comprend une première borne (65) ; (B) une étape à laquelle, dans un état collé sur la couche de résine adhésive (30), la première structure (100) est soumise à un soudage par refusion ; et (C) une étape à laquelle, après l'étape (B), la couche de résine résistante à la chaleur (10) est retirée du film stratifié adhésif (50).
(JA)本発明の半導体装置の製造方法は、以下の3つの工程を少なくとも備えている。(A)耐熱性樹脂層(10)、柔軟性樹脂層(20)および粘着性樹脂層(30)をこの順番に有する粘着性積層フィルム(50)と、粘着性樹脂層(30)上に貼り付けられ、かつ、第1端子(65)を有する第1半導体部品(60)と、を備える第1構造体(100)を準備する工程、(B)粘着性樹脂層(30)上に貼り付けられた状態で、第1構造体(100)に対し、半田リフロー処理を行う工程、(C)工程(B)の後に、耐熱性樹脂層(10)を粘着性積層フィルム(50)から剥離する工程。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)