WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017170438) MASK INTEGRATED-TYPE SURFACE PROTECTION TAPE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/170438    International Application No.:    PCT/JP2017/012457
Publication Date: 05.10.2017 International Filing Date: 27.03.2017
IPC:
H01L 21/301 (2006.01), B23K 26/361 (2014.01), H01L 21/304 (2006.01)
Applicants: FURUKAWA ELECTRIC CO., LTD. [JP/JP]; 2-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008322 (JP)
Inventors: GOTO, Yusuke; (JP)
Agent: IIDA, Toshizo; (JP).
AKABA, Shuichi; (JP)
Priority Data:
2016-073262 31.03.2016 JP
Title (EN) MASK INTEGRATED-TYPE SURFACE PROTECTION TAPE
(FR) BANDE DE PROTECTION DE SURFACE DE TYPE INTÉGRÉ AU MASQUE
(JA) マスク一体型表面保護テープ
Abstract: front page image
(EN)A mask integrated-type surface protection tape for use in the manufacture of a semiconductor chip including steps (a) to (d) below. The mask integrated-type surface protection tape comprises, on a base material film and in this order, a radiation curing adhesive layer and a radiation curing mask material layer, wherein, in step (b) below, the adhesive layer and the mask material layer are peelable prior to irradiation, and the mask material layer and a pattern surface are peelable after irradiation. Steps (a) to (d) (a) a step of grinding a back surface of a semiconductor wafer with the mask integrated-type surface protection tape affixed to a pattern surface side of the semiconductor wafer, affixing a wafer fixing tape to the back surface of the ground semiconductor wafer, and supporting/fixing the wafer fixing tape using a ring frame; (b) after the base material film and the adhesive layer have been peeled together from the mask integrated-type surface protection tape, thereby exposing the mask material layer at the surface, a step of using a laser to cut portions of the mask material layer that correspond to streets of the semiconductor wafer, to open the semiconductor wafer streets; (c) a plasma dicing step of cutting the semiconductor wafer along the streets using SF6 plasma to form individual semiconductor chips; and (d) an ashing step of removing the mask material layer using O2 plasma.
(FR)L’invention concerne une bande de protection de surface de type intégré au masque destinée à être utilisée dans la fabrication d'une puce de semi-conducteur et comprenant les étapes (a) à (d) ci-dessous. La bande de protection de surface de type intégré au masque comprend, sur un film de matériau de base et dans cet ordre, une couche adhésive durcissant par rayonnement et une couche de matériau de masque durcissant par rayonnement, à l'étape (b) ci-dessous la couche adhésive et la couche de matériau de masque pouvant être décollés avant l'irradiation, et la couche de matériau de masque et une surface de motif pouvant être décollés après irradiation. Les étapes (a) à (d) sont (a) une étape de broyage d'une surface arrière d'une plaquette de semi-conducteur, la bande de protection de surface de type intégré au masque étant fixée à un côté surface de motif de la plaquette de semi-conducteur, de fixation d’une bande de fixation de plaquette à la surface arrière de la plaquette de semi-conducteur de base et de support/fixation de la bande de fixation de plaquettes à l'aide d'un cadre annulaire ; (b) après que le film de matériau de base et la couche adhésive ont été décollés ensemble de la bande de protection de surface de type intégré au masque, ce qui expose la couche de matériau de masque à la surface, une étape d’utilisation d’un laser pour découper des parties de la couche de matériau de masque qui correspondent aux lignes de découpe de la plaquette de semi-conducteur, pour ouvrir les lignes de découpe de plaquette de semi-conducteur ; (c) une étape de découpage quadrillé au plasma consistant à découper la plaquette de semi-conducteur dans les lignes de découpe à l’aide d’un plasma au SF6 pour former des puces de semi-conducteur individuelles ; et (d) une étape de calcination consistant à retirer la couche de matériau de masque à l’aide d’un plasma à O2.
(JA)下記工程(a)~(d)を含む半導体チップの製造に用いられるマスク一体型表面保護テープであって、マスク一体型表面保護テープが、基材フィルム上に放射線硬化型粘着剤層および放射線硬化型マスク材層をこの順に有し、下記工程(b)において、放射線照射前は粘着剤層とマスク材層間が剥離し、放射線放射後はマスク材層とパターン面が剥離するマスク一体型表面保護テープ。 〔工程(a)~(d)〕 (a)マスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、 (b)マスク一体型表面保護テープから基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させた後、マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、 (c)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、 (d)Oプラズマにより前記マスク材層を除去するアッシング工程
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)