WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017168733) METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/168733    International Application No.:    PCT/JP2016/060855
Publication Date: 05.10.2017 International Filing Date: 31.03.2016
Chapter 2 Demand Filed:    21.03.2017    
IPC:
H01L 29/78 (2006.01)
Applicants: SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP)
Inventors: OHTANI, Kinya; (JP)
Agent: MATSUO, Nobutaka; (JP)
Priority Data:
Title (EN) METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRODUCTION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置の製造方法及び半導体装置
Abstract: front page image
(EN)This method for producing a semiconductor device includes the following steps, which are performed in the given order: a semiconductor substrate preparation step; a first trench formation step; a first insulation film formation step in which a first insulation film 126a is formed; a gate insulation film formation step; a gate electrode formation step; a second trench formation step in which a central portion of the first insulation film 126a is removed, and a second trench 140 is formed in a first trench 116; a second insulation film formation step in which a second insulation film 126b is formed inside the second trench 140 on condition that a space 122 remains in the second trench; a shield electrode formation step in which a shield electrode 124 is formed in the space 122; and a source electrode formation step in which a source electrode is formed. According to this method for producing a semiconductor device, a step for connecting the shield electrode and the source electrode can be simplified, and a semiconductor device can be produced with a high degree of design freedom.
(FR)La présente invention concerne un procédé de production d'un dispositif à semi-conducteurs qui comprend les étapes suivantes, qui sont réalisées dans l'ordre donné : une étape de préparation de substrat semi-conducteur ; une étape de formation de première tranchée ; une étape de formation de premier film d'isolation dans laquelle un premier film d'isolation (126a) est formé ; une étape de formation de film d'isolation de grille ; une étape de formation d'électrode de grille ; une étape de formation de seconde tranchée dans laquelle une partie centrale du premier film d'isolation (126a) est éliminée, et une seconde tranchée (140) est formée dans une première tranchée (116) ; une étape de formation de second film d'isolation dans laquelle un second film d'isolation (126b) est formé à l'intérieur de la seconde tranchée (140) à condition qu'un espace (122) reste dans la seconde tranchée ; une étape de formation d'électrode de blindage dans laquelle une électrode de blindage (124) est formée dans l'espace (122) ; et une étape de formation d'électrode de source dans laquelle une électrode de source est formée. Selon ce procédé de production d'un dispositif à semi-conducteurs, une étape de connexion de l'électrode de blindage et de l'électrode de source peut être simplifiée, et un dispositif à semi-conducteurs peut être produit avec un degré élevé de liberté de conception.
(JA)本発明の半導体装置の製造方法は、半導体基体準備工程と、第1トレンチ形成工程と、第1絶縁膜126aを形成する第1絶縁膜形成工程と、ゲート絶縁膜形成工程と、ゲート電極形成工程と、第1絶縁膜126aの中央部を除去して第1トレンチ116内に第2トレンチ140を形成する第2トレンチ形成工程と、第2トレンチ内に空隙122が残存する条件で第2トレンチ140の内部に第2絶縁膜126bを形成する第2絶縁膜形成工程と、空隙122内にシールド電極124を形成するシールド電極形成工程と、ソース電極を形成するソース電極形成工程とをこの順序で含む。 本発明の半導体装置の製造方法によれば、シールド電極とソース電極との接続を取るための工程が簡略化でき、かつ、高い設計自由度で半導体装置を製造することが可能となる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)