WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017166657) PERIPHERAL COMPONENT INTERCONNECT BUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/166657    International Application No.:    PCT/CN2016/097022
Publication Date: 05.10.2017 International Filing Date: 26.08.2016
IPC:
G06F 1/18 (2006.01)
Applicants: LE HOLDINGS (BEIJING) CO., LTD. [CN/CN]; Room 1102, 10 Layer Building 3, 105 Yaojiayuan Road, ChaoYang District Beijing 100025 (CN).
LE SHI ZHI XIN ELECTRONIC TECHNOLOGY (TIANJIN) LIMITED [CN/CN]; 2nd Floor 201-427 B1 Dongman Building, No.126 Dongman Road, Binhai New Area Tianjin 300467 (CN)
Inventors: CHANG, Qi; (CN)
Agent: BEYOND ATTORNEYS AT LAW; F6, Xijin Centre 39 Lianhuachi East Rd. Haidian District Beijing 100036 (CN)
Priority Data:
201610196167.9 31.03.2016 CN
Title (EN) PERIPHERAL COMPONENT INTERCONNECT BUS
(FR) BUS D'INTERCONNEXION DE COMPOSANTS PÉRIPHÉRIQUES
(ZH) 外设部件互联总线
Abstract: front page image
(EN)The present invention belongs to the technical field of communications. A peripheral component interconnect bus is disclosed, comprising: a surface layer of a printed circuit board for communicating with a first peripheral interface circuit, and a bottom layer of the printed circuit board for communicating with a second peripheral interface circuit, wherein the surface layer of the printed circuit board comprises surface layer contact wires arranged to match a differential impedance of the first peripheral interface circuit, and the bottom layer of the printed circuit board comprises bottom layer contact wires arranged to match a differential impedance of the second peripheral interface circuit.
(FR)La présente invention se rapporte au domaine technique des communications. L'invention concerne un bus d'interconnexion de composants périphériques comprenant : une couche de surface d'une carte de circuit imprimé pour communiquer avec un premier circuit d'interface périphérique et une couche inférieure de la carte de circuit imprimé pour communiquer avec un second circuit d'interface périphérique, la couche de surface de la carte de circuit imprimé comprenant des fils de contact de couche de surface agencés pour correspondre à une impédance différentielle du premier circuit d'interface périphérique et la couche inférieure de la carte de circuit imprimé comprenant des fils de contact de couche inférieure agencés pour correspondre à une impédance différentielle du second circuit d'interface périphérique.
(ZH)本申请公开了一种外设部件互联总线,属于通信技术领域,包括:用于与第一外设接口电路通信的印刷电路板表层和用于与第二外设接口电路通信的印刷电路板底层,其中,所述印刷电路板表层包括被配比为符合第一外设接口电路差分阻抗的表层接触线,所述印刷电路板底层包括被配比为符合第二外设接口电路差分阻抗的底层接触线。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)