WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017166398) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/166398    International Application No.:    PCT/CN2016/082791
Publication Date: 05.10.2017 International Filing Date: 20.05.2016
IPC:
H01L 27/12 (2006.01), G02F 1/1362 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN).
HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; Xinzhan Industrial Park Hefei, Anhui 230012 (CN)
Inventors: SONG, Botao; (CN).
LIN, Liang; (CN).
MA, Tao; (CN).
WANG, Wenlong; (CN).
HAN, Ling; (CN).
WEI, Yu; (CN)
Agent: CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105 No. 87, West 3rd Ring North Rd. Haidian District, Beijing 100089 (CN)
Priority Data:
201610200608.8 31.03.2016 CN
Title (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU, PROCÉDÉ DE FABRICATION ASSOCIÉ ET DISPOSITIF D'AFFICHAGE
(ZH) 阵列基板及其制造方法、显示装置
Abstract: front page image
(EN)Disclosed is a method for manufacturing an array substrate, comprising: forming a thin film transistor on a substrate (101); forming a first conductor layer (11) on the substrate (101); forming an insulator layer (12) on the first conductor layer (11); forming at least one common hole (105) in the insulator layer (12) to connect to the first conductor layer (11); and forming a second conductor layer (13) on the insulator layer (12), and at the same time, forming a first connection part (106), having the same material as the second conductor layer (13), in at least some common holes in the at least one common hole (105), the first connection part (106) being in electrical contact with the first conductor layer (11). Disclosed are an array substrate manufactured by means of the above-mentioned manufacturing method and a display device comprising the array substrate.
(FR)L'invention concerne un procédé de fabrication d'un substrat de réseau qui consiste : à former un transistor à couches minces sur un substrat (101); à former une première couche conductrice (11) sur le substrat (101); à former une couche isolante (12) sur la première couche conductrice (11); à former au moins un trou commun (105) dans la couche isolante (12) pour permettre une connexion à la première couche conductrice (11); à former une seconde couche conductrice (13) sur la couche isolante (12), et, en même temps, à former une première partie de connexion (106), ayant le même matériau que la seconde couche conductrice (13), dans au moins certains des trous communs ou dans le trou commun (105), la première partie de connexion (106) étant en contact électrique avec la première couche conductrice (11). L'invention concerne un substrat de réseau fabriqué au moyen du procédé de fabrication susmentionné et un dispositif d'affichage comprenant le substrat de réseau.
(ZH)一种制造阵列基板的方法,包括在基板(101)上形成薄膜晶体管:在所述基板(101)上形成第一导体层(11);在所述第一导体层(11)上形成绝缘体层(12);在所述绝缘体层(12)上形成至少一个公共孔(105)连接至所述第一导体层(11);在所述绝缘体层(12)上形成第二导体层(13)的同时,在所述至少一个公共孔(105)中的至少一部分公共孔中形成与所述第二导体层(13)相同材料的第一连接部(106),所述第一连接部(106)与所述第一导体层(11)电接触。一种通过上述制造方法制造的阵列基板以及包括该阵列基板的显示装置。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)