Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017157289) HIGH-CURRENT SILICON-ON-INSULATOR-LATERAL INSULATED GATE BIPOLAR TRANSISTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/157289 International Application No.: PCT/CN2017/076687
Publication Date: 21.09.2017 International Filing Date: 15.03.2017
IPC:
H01L 29/739 (2006.01) ,H01L 29/06 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
70
Bipolar devices
72
Transistor-type devices, i.e. able to continuously respond to applied control signals
739
controlled by field effect
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
02
Semiconductor bodies
06
characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions
Applicants:
东南大学 SOUTHEAST UNIVERSITY [CN/CN]; 中国江苏省南京市 四牌楼2号 No.2 Sipailou Nanjing, Jiangsu 210096, CN
Inventors:
孙伟锋 SUN, Weifeng; CN
黄薛佺 HUANG, Xuequan; CN
黄超 HUANG, Chao; CN
张龙 ZHANG, Long; CN
祝靖 ZHU, Jing; CN
陆生礼 LU, Shengli; CN
时龙兴 SHI, Longxing; CN
Agent:
南京苏高专利商标事务所(普通合伙) NANJING SUGAO PATENT AND TRADEMARK OFFICE (GENERAL PARTNERSHIP); 中国江苏省南京市 中山东路198号龙台国际大厦1912室 Suite 1912 Longtaiguoji Mansion No. 198 Zhongshandonglu Nanjing, Jiangsu 210005, CN
Priority Data:
201610158757.218.03.2016CN
Title (EN) HIGH-CURRENT SILICON-ON-INSULATOR-LATERAL INSULATED GATE BIPOLAR TRANSISTOR DEVICE
(FR) DISPOSITIF DE TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE LATÉRAL DE SILICIUM SUR ISOLANT À COURANT ÉLEVÉ
(ZH) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
Abstract:
(EN) A high-current silicon-on-insulator-lateral insulated gate bipolar transistor, including: buried oxide (2) disposed on a P-type substrate (1); an N-type drift region (3) disposed on the buried oxide (2); a P-type body region (14) and an N-type buffer region (4) disposed thereon; a P-type collector region (5) disposed in the N-type buffer region (4); a collector metal connected thereto; a field oxide layer (6) disposed above the N-type drift region (3); a P-type emitter region (8) disposed in the P-type body region (14); an N-type emitter region (9) disposed on the periphery thereof; an emitter metal connected to the N-type emitter region (9) and the P-type emitter region (8); a gate oxide layer (10) disposed between the field oxide layer (6) and the N-type emitter region (9); a first polycrystalline silicon layer (7) disposed on the surface of the gate oxide layer (10); a first gate metal connected to the surface thereof; a longitudinal groove (11) disposed on the outer side of the P-type body region (14); a second polycrystalline silicon layer (12), wrapped by a silicon dioxide or other media and disposed in the longitudinal groove (11); and a second gate metal connected thereto.
(FR) L'invention concerne un transistor bipolaire à grille isolée latéral de silicium sur isolant à courant élevé, comprenant : un oxyde enterré (2) disposé sur un substrat de type P (1) ; une région de dérive de type N (3) disposée sur l'oxyde enterré (2) ; une région de corps de type P (14) et une région de tampon de type N (4) disposée sur celle-ci ; une région de collecteur de type P (5) disposée dans la région de tampon de type N (4) ; un métal collecteur connecté à celui-ci ; une couche d'oxyde de champ (6) disposée au-dessus de la région de dérive de type N (3) ; une région d'émetteur de type P (8) disposée dans la région de corps de type P (14) ; une région d'émetteur de type N (9) disposée sur la périphérie de celui-ci ; un métal émetteur connecté à la région d'émetteur de type N (9) et à la région d'émetteur de type P (8) ; une couche d'oxyde de grille (10) disposée entre la couche d'oxyde de champ (6) et la région d'émetteur de type N (9) ; une première couche de silicium polycristallin (7) disposée sur la surface de la couche d'oxyde de grille (10) ; un premier métal de grille connecté à la surface de celui-ci ; une rainure longitudinale (11) disposée sur le côté externe de la région de corps de type P (14) ; une seconde couche de silicium polycristallin (12), enroulée par un dioxyde de silicium ou un autre milieu et disposée dans la rainure longitudinale (11) ; et un second métal de grille connecté à celui-ci.
(ZH) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管,具备:在P型衬底(1)上设有埋氧(2),埋氧(2)上设有N型漂移区(3),其上设有P型体区(14)和N型缓冲区(4),N型缓冲区(4)内设有P型集电极区(5),其上连接有集电极金属,在N型漂移区(3)的上方设有场氧层(6),在P型体区(14)内设有P型发射极区(8),其周边设有N型发射区(9),在N型发射区(9)和P型发射区(8)上连接有发射极金属,在场氧层(6)与N型发射极区(9)之间设有栅氧(10),在栅氧(10)表面设有第一多晶硅层(7),其表面连接有第一栅金属,在P型体区(14)外侧设有纵向沟槽(11),在纵向沟槽(11)内设有二氧化硅或其他介质包裹的第二多晶硅层(12),其上连接有第二栅金属。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)