Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017157026) CLOCK DUTY-CYCLE CALIBRATION AND FREQUENCY-DOUBLING CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/157026 International Application No.: PCT/CN2016/104539
Publication Date: 21.09.2017 International Filing Date: 04.11.2016
IPC:
H03K 3/017 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
3
Circuits for generating electric pulses; Monostable, bistable or multistable circuits
01
Details
017
Adjustment of width or dutycycle of pulses
Applicants:
珠海全志科技股份有限公司 ALLWINNER TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省珠海市 高新区唐家湾镇科技二路9号张丕阳 Zhang Piyang No.9 Technology Road 2, High-Tech Zone Zhuhai, Guangdong 519000, CN
Inventors:
符卓剑 FU, Zhuojian; CN
Agent:
深圳市君之泉知识产权代理有限公司 SHENZHEN J&Q INTELLECTUAL PROPERTY CO., LTD; 中国广东省深圳市 福田区深南大道6015号本元大厦9A张丕阳 Zhang Piyang 9A, Benyuan Building 6015 Shennan Avenue Shenzhen, Guangdong 518040, CN
Priority Data:
201610151078.216.03.2016CN
Title (EN) CLOCK DUTY-CYCLE CALIBRATION AND FREQUENCY-DOUBLING CIRCUIT
(FR) CIRCUIT D'ÉTALONNAGE DE CYCLE DE SERVICE D'HORLOGE ET DE DOUBLAGE DE FRÉQUENCE
(ZH) 时钟占空比校准及倍频电路
Abstract:
(EN) Provided is a clock duty-cycle calibration and frequency-doubling circuit, used in the design of a square-wave frequency multiplier and relating to the technical field of integrated circuits, comprising: a gating module (301), which performs a phase-inversion operation on a clock signal according to a control signal; a calibration module (302), which adjusts the duty cycle according to the control signal and the clock signal and ultimately outputs a clock signal having a 50% duty cycle; a delay module (303), which performs a delay operation on the clock signal according to the control signal; a measurement module (304), which compares the clock signal and outputs a feedback signal; a control module (305), which outputs a control signal according to the feedback signal; a frequency-doubling module (306), which performs a frequency-doubling operation on the clock signal. Thus it is possible to achieve clock-signal frequency-doubling with low circuit complexity and at low cost.
(FR) L'invention concerne un circuit d'étalonnage de cycle de service d'horloge et de doublage de fréquence, utilisé dans la conception d'un multiplicateur de fréquence à onde carrée et concernant le domaine technique des circuits intégrés, comprenant : un module de portillonnage (301), qui effectue une opération d'inversion de phase sur un signal d'horloge selon un signal de commande ; un module d'étalonnage (302), qui règle le cycle de service selon le signal de commande et le signal d'horloge et qui émet finalement un signal d'horloge ayant un cycle de service de 50 % ; un module de retard (303), qui effectue une opération de retard sur le signal d'horloge selon le signal de commande ; un module de mesure (304), qui compare le signal d'horloge et émet un signal de rétroaction ; un module de commande (305), qui émet un signal de commande selon le signal de rétroaction ; un module de doublage de fréquence (306), qui effectue une opération de doublage de fréquence sur le signal d'horloge. Il est ainsi possible d'obtenir un doublage de fréquence de signal d'horloge avec une faible complexité de circuit et à bas coût.
(ZH) 一种时钟占空比校准及倍频电路,用于方波倍频器设计中,涉及集成电路技术领域,包括:选通模块(301),根据控制信号对时钟信号做反相操作;校准模块(302),根据控制信号和时钟信号进行占空比的调节,最终输出50%占空比的时钟信号;延迟模块(303),根据控制信号对时钟信号延迟操作;检测模块(304),对时钟信号进行比对,输出反馈信号;控制模块(305),根据反馈信号输出控制信号;倍频模块(306),对时钟信号进行倍频操作。能够以较小的电路复杂性和低成本实现高精度的时钟信号倍频。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)