Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017156909) SHIFT REGISTER, GATE DRIVE CIRCUIT AND DISPLAY PANEL
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/156909 International Application No.: PCT/CN2016/086830
Publication Date: 21.09.2017 International Filing Date: 23.06.2016
IPC:
G09G 3/36 (2006.01) ,G09G 3/3266 (2016.01) ,G11C 19/28 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
[IPC code unknown for G09G 3/3266]
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
19
Digital stores in which the information is moved stepwise, e.g. shift registers
28
using semiconductor elements
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventors:
马占洁 MA, Zhanjie; CN
Agent:
中科专利商标代理有限责任公司 CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 中国北京市 海淀区西三环北路87号4-1105室 Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
Priority Data:
201610151375.716.03.2016CN
Title (EN) SHIFT REGISTER, GATE DRIVE CIRCUIT AND DISPLAY PANEL
(FR) REGISTRE DE DÉCALAGE, CIRCUIT D'ATTAQUE DE GRILLE, ET PANNEAU D'AFFICHAGE
(ZH) 一种移位寄存器、栅极驱动电路及显示面板
Abstract:
(EN) A shift register, a gate drive circuit and a display panel. In the shift register, a first node control module 11 provides a signal of an input signal end (Input) for a first node A under the control of a first clock signal end (CK1), and provided a signal of a first reference signal end (Vref1) for the first node A under the control of a second node B; a second node control module 12 provides a signal of a second reference signal end (Vref2) for the second node B under the control of a third clock signal end (CK3), and provides a signal of the third clock signal end (CK3) for the second node B under the control of the first node A; a first output module 13 provides a signal of a second clock signal end (CK2) for an output end (Output) under the control of the first node A, and stabilizes a voltage difference between the first node A and output end (Output) when the first node A is in a floating state; and a second output module 14 provides the signal of the first reference signal end (Vref1) for the output end (Output) under the control of the second node B. The four modules coordinate with one another, so that the function of shift outputting can be achieved by means of a simple structure.
(FR) L’invention concerne un registre de décalage, un circuit d'attaque de grille et un panneau d’affichage. Dans le registre de décalage, un premier module de commande de nœud (11) fournit un signal d'une extrémité de signal d'entrée (Entrée) pour un premier nœud A sous la commande d'une première extrémité de signal d'horloge (CK1), et fournit un signal d'une première extrémité de signal de référence (Vref1) pour le premier nœud A sous la commande d'un second nœud B ; un second module de commande de nœud (12) fournit un signal d'une seconde extrémité de signal de référence (Vref2) pour le second nœud B sous la commande d'une troisième extrémité de signal d'horloge (CK3), et fournit un signal de la troisième extrémité de signal d'horloge (CK3) pour le second nœud B sous la commande du premier nœud A ; un premier module de sortie (13) fournit un signal d'une seconde extrémité de signal d'horloge (CK2) pour une extrémité de sortie (Sortie) sous la commande du premier nœud A, et stabilise une différence de tension entre le premier nœud A et l'extrémité de sortie (Sortie) lorsque le premier nœud A est dans un état flottant ; et un second module de sortie (14) fournit le signal de la première extrémité de signal de référence (Vref1) pour l'extrémité de sortie (Sortie) sous la commande du second nœud B. Les quatre modules se coordonnent l'un avec l'autre, de telle sorte que la fonction de sortie de décalage peut être obtenue au moyen d'une structure simple.
(ZH) 一种移位寄存器、栅极驱动电路及显示面板,在移位寄存器中,第一节点控制模块11在第一时钟信号端CK1的控制下将输入信号端Input的信号提供给第一节点A,在第二节点B的控制下将第一参考信号端Vref1的信号提供给第一节点A;第二节点控制模块12在第三时钟信号端CK3的控制下将第二参考信号端Vref2的信号提供给第二节点B,在第一节点A的控制下将第三时钟信号端CK3的信号提供给第二节点B;第一输出模块13在第一节点A的控制下将第二时钟信号端CK2的信号提供给输出端Output,在第一节点A处于浮接状态时稳定第一节点A与输出端Output之间的电压差;第二输出模块14在第二节点B的控制下将第一参考信号端Vref1的信号提供给输出端Output。通过四个模块的相互配合,能够通过简单的结构实现移位输出的功能。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)