Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017156747) MEMORY ACCESS METHOD AND COMPUTER SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/156747 International Application No.: PCT/CN2016/076600
Publication Date: 21.09.2017 International Filing Date: 17.03.2016
IPC:
G06F 12/06 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
06
Addressing a physical block of locations, e.g. base addressing, module addressing, address space extension, memory dedication
Applicants:
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventors:
邹乔莎 ZOU, Qiaosha; CN
肖世海 XIAO, Shihai; CN
杨伟 YANG, Wei; CN
Agent:
深圳市深佳知识产权代理事务所(普通合伙) SHENPAT INTELLECTUAL PROPERTY AGENCY; 中国广东省深圳市 国贸大厦15楼西座1521室 Room 1521 West Block, Guomao Building Shenzhen, Guangdong 518014, CN
Priority Data:
Title (EN) MEMORY ACCESS METHOD AND COMPUTER SYSTEM
(FR) PROCÉDÉ D'ACCÈS À LA MÉMOIRE ET SYSTÈME INFORMATIQUE
(ZH) 一种内存访问方法以及计算机系统
Abstract:
(EN) A memory access method, used to decrease memory access latency, said method comprising: a memory controller acquiring a second access request in an access queue (408), said access queue at least comprising a first access request and said second access request, the second access request comprising a second row address and a second column address; the memory controller determining that the second row address hits a second address range (409), the row indicated by a third row address in the second address range being in an activated state, and the second row address and the third row address being different; the memory controller sending a second access instruction to a control circuit according to the second access request (410), the second access instruction including the second column address and a second row offset, the second row offset being the offset amount between the second row address and the third row address.
(FR) L’invention concerne un procédé d'accès à la mémoire permettant de diminuer la latence d'accès à la mémoire, ledit procédé comprenant les étapes suivantes : un contrôleur de mémoire acquiert une seconde demande d'accès dans une file d'attente d'accès (408), ladite file d'attente d'accès comprenant au moins une première demande d'accès et ladite seconde demande d'accès, la seconde demande d'accès comprenant une deuxième adresse de rangée et une seconde adresse de colonne ; le contrôleur de mémoire détermine que la deuxième adresse de rangée est en contact avec une seconde plage d'adresse (409), la rangée indiquée par une troisième adresse de rangée dans la seconde plage d’adresse étant dans un état activé, et la deuxième adresse de rangée et la troisième adresse de rangée étant différentes ; le contrôleur de mémoire envoie une seconde instruction d’accès à un circuit de commande en fonction de la seconde demande d’accès (410), la seconde instruction d’accès comprenant la seconde adresse de colonne et un second décalage de rangée, le second décalage de rangée correspondant à la quantité de décalage entre la deuxième adresse de rangée et la troisième adresse de rangée.
(ZH) 一种内存访问方法,用于降低内存访问延时,该方法包括:内存控制器获取访问队列中的第二访问请求(408),其中,所述访问队列中至少包括第一访问请求以及所述第二访问请求,所述第二访问请求中包括第二行地址以及第二列地址;所述内存控制器确定所述第二行地址命中第二地址范围(409),其中,所述第二地址范围中的第三行地址指向的行处于激活状态,所述第二行地址与所述第三行地址不同;所述内存控制器根据所述第二访问请求向所述控制电路发送第二访问指令(410),所述第二访问指令中包含有所述第二列地址以及第二行偏移,其中,所述第二行偏移为所述第二行地址与所述第三行地址的偏移量。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)