Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017155781) APPARATUSES AND METHODS FOR LOGIC/MEMORY DEVICES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/155781 International Application No.: PCT/US2017/020394
Publication Date: 14.09.2017 International Filing Date: 02.03.2017
IPC:
G11C 7/06 (2006.01) ,G11C 7/22 (2006.01) ,G11C 8/12 (2006.01)
[IPC code unknown for G11C 7/06][IPC code unknown for G11C 7/22][IPC code unknown for G11C 8/12]
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 S Federal Way Boise, Idaho 83716-9632, US
Inventors:
MURPHY, Richard C.; US
Agent:
WADDICK, Kevin G.; US
Priority Data:
15/066,83110.03.2016US
Title (EN) APPARATUSES AND METHODS FOR LOGIC/MEMORY DEVICES
(FR) APPAREILS ET PROCÉDÉS POUR DISPOSITIFS LOGIQUES/DE MÉMOIRE
Abstract:
(EN) Apparatuses and methods are provided for logic/memory devices. An example apparatus comprises a plurality of memory components adjacent to and coupled to one another. A logic component is coupled to the plurality of memory components. At least one memory component comprises a memory device having an array of memory cells and sensing circuitry coupled to the array. The sensing circuitry includes a sense amplifier and a compute component. Timing circuitry is coupled to the array and sensing circuitry and configured to control timing of operations for the sensing circuitry. The logic component comprises control logic coupled to the timing circuitry. The control logic is configured to execute instructions to cause the sensing circuitry to perform the operations.
(FR) L'invention concerne des appareils et des procédés pour des dispositifs logiques/de mémoire. Un appareil proposé en exemple comprend une pluralité de composants de mémoire adjacents et couplés les uns aux autres. Un composant logique est couplé à la pluralité de composants de mémoire. Au moins un composant de mémoire comprend un dispositif de mémoire ayant un réseau de cellules de mémoire et un circuit de détection couplé au réseau. Le circuit de détection comprend un amplificateur de détection et un composant de calcul. Un circuit de temporisation est couplé au réseau et au circuit de détection et est configuré pour commander la synchronisation des opérations pour le circuit de détection. Le composant logique comprend une logique de commande couplée au circuit de synchronisation. La logique de commande est configurée pour exécuter des instructions visant à faire effectuer les opérations par le circuit de détection.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)