Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017155544) HARDWARE ACCELERATORS FOR CALCULATING NODE VALUES OF NEURAL NETWORKS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/155544 International Application No.: PCT/US2016/022052
Publication Date: 14.09.2017 International Filing Date: 11.03.2016
IPC:
G06N 3/063 (2006.01) ,G11C 11/16 (2006.01) ,G06F 9/06 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3
Computer systems based on biological models
02
using neural network models
06
Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
063
using electronic means
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02
using magnetic elements
16
using elements in which the storage effect is based on magnetic spin effect
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
Applicants:
HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP [US/US]; 11445 Compaq Center Drive West Houston, Texas 77070, US
Inventors:
STRACHAN, John Paul; US
BUCHANAN, Brent; US
ZHENG, Le; US
Agent:
ZHANG, Shu; US
Priority Data:
Title (EN) HARDWARE ACCELERATORS FOR CALCULATING NODE VALUES OF NEURAL NETWORKS
(FR) ACCÉLÉRATEURS MATÉRIELS PERMETTANT DE CALCULER DES VALEURS DE NŒUD DE RÉSEAUX DE NEURONES
Abstract:
(EN) Examples herein relate to hardware accelerators for calculating node values of neural networks. An example hardware accelerator may include a crossbar array programmed to calculate node values of a neural network and a current comparator to compare an output current from the crossbar array to a threshold current according to an update rule to generate new node values. The crossbar array has a plurality of row lines, a plurality of column lines, and a memory cell coupled between each unique combination of one row line and one column line, where the memory cells are programmed according to a weight matrix. The plurality of row lines are to receive an input vector of node values, and the plurality of column lines are to deliver an output current to be compared with the threshold current.
(FR) La présente invention se rapporte, dans des exemples, à des accélérateurs matériels permettant de calculer des valeurs de nœud de réseaux de neurones. Un accélérateur matériel donné à titre d'exemple peut comprendre un réseau crossbar programmé de sorte à calculer des valeurs de nœud d'un réseau de neurones et un comparateur de courant pour comparer un courant de sortie du réseau crossbar à un courant de seuil en fonction d'une règle de mise à jour pour générer de nouvelles valeurs de nœud. Le réseau crossbar comprend une pluralité de lignes de rangée, une pluralité de lignes de colonne et une cellule de mémoire couplée entre chaque combinaison unique d'une ligne de rangée et d'une ligne de colonne, les cellules de mémoire étant programmées en fonction d'une matrice de pondération. La pluralité de lignes de rangée sont destinées à recevoir un vecteur d'entrée de valeurs de nœud et la pluralité de lignes de colonne sont destinées à délivrer un courant de sortie qui doit être comparé au courant de seuil.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)