Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017154642) ELECTRONIC CIRCUIT BOARD AND ULTRASONIC BONDING METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/154642 International Application No.: PCT/JP2017/007531
Publication Date: 14.09.2017 International Filing Date: 27.02.2017
IPC:
H05K 1/02 (2006.01) ,B23K 20/10 (2006.01) ,H05K 1/14 (2006.01) ,H05K 3/32 (2006.01) ,H05K 3/36 (2006.01)
[IPC code unknown for H05K 1/02][IPC code unknown for B23K 20/10][IPC code unknown for H05K 1/14][IPC code unknown for H05K 3/32][IPC code unknown for H05K 3/36]
Applicants:
本田技研工業株式会社 HONDA MOTOR CO., LTD. [JP/JP]; 東京都港区南青山二丁目1番1号 1-1, Minami-Aoyama 2-chome, Minato-ku, Tokyo 1078556, JP
Inventors:
増田 次男 MASUDA, Tsugio; JP
国頭 正樹 KUNIGAMI, Masaki; JP
笛木 信宏 FUEKI, Nobuhiro; JP
Agent:
特許業務法人創成国際特許事務所 SATO & ASSOCIATES; 東京都新宿区西新宿6-24-1 西新宿三井ビルディング 18階 Nishi-Shinjuku Mitsui Building 18F, 24-1, Nishi-Shinjuku 6-chome, Shinjuku-ku, Tokyo 1600023, JP
Priority Data:
2016-04792111.03.2016JP
Title (EN) ELECTRONIC CIRCUIT BOARD AND ULTRASONIC BONDING METHOD
(FR) CARTE DE CIRCUIT IMPRIMÉ ÉLECTRONIQUE ET PROCÉDÉ DE COLLAGE PAR ULTRASONS
(JA) 電子回路基板および超音波接合方法
Abstract:
(EN) The present invention provides an electronic circuit board comprising a substrate and one conductor, the substrate including a synthetic resin and having the one conductor bonded on an upper face thereof, wherein the quality of bonding of another conductor with respect to the one conductor is increased. Also provided is an ultrasonic bonding method. An electronic circuit board (PCB) 1 is provided with a substrate 10 including a first synthetic resin, and a plurality of first conductors 11 bonded or adhered to an upper face of the substrate 10. The first conductors 11 have an upper face peripheral edge covered at least partly with a partial cover 12 (or an overlay) comprising a second synthetic resin. The second synthetic resin of the partial cover 12 has an outer edge portion which is integrally bonded or closely attached to the first synthetic resin of the substrate 10.
(FR) La présente invention concerne une carte de circuit imprimé électronique comprenant un substrat et un conducteur, le substrat comprenant une résine synthétique et comportant ledit conducteur collé sur une surface supérieure de celui-ci, où la qualité de collage d'un autre conducteur par rapport au conducteur est améliorée. L'invention concerne également un procédé de collage par ultrasons. Une carte de circuit imprimé électronique (PCB) (1) est pourvue d'un substrat (10) comprenant une première résine synthétique, et une pluralité de premiers conducteurs (11) collés ou liés à une face supérieure du substrat (10). Les premiers conducteurs (11) ont un bord périphérique de face supérieure recouvert au moins partiellement d'une couverture partielle (12) (ou d'un revêtement) comprenant une deuxième résine synthétique. La deuxième résine synthétique de la couverture partielle (12) comporte une partie bord extérieur qui est collée en un seul bloc ou fixée étroitement à la première résine synthétique du substrat (10).
(JA) 本発明は、合成樹脂を含む基板の上面に接合されている一方の導体に対する他方の導体の接合の質向上を図りうる、当該基板および当該一方の導体を備えている電子回路基板および超音波接合方法を提供する。 PCB1(電子回路基板)は、第1合成樹脂を含む基板10と、その上面に接合または接着されている複数の第1導体11と、を備えている。第1導体11は、その上面周縁部が少なくとも部分的に第2合成樹脂からなる部分被覆12(またはオーバーレイ)により覆われている。部分被覆12を構成する第2合成樹脂は、その外縁部において基板10を構成する第1合成樹脂と一体的に接合または密着している。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)