Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017154232) SEMICONDUCTOR DEVICE AND LEAD FRAME
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/154232 International Application No.: PCT/JP2016/070664
Publication Date: 14.09.2017 International Filing Date: 13.07.2016
IPC:
H01L 23/48 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03
all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04
the devices not having separate containers
07
the devices being of a type provided for in group H01L29/78
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
18
the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/-H01L51/160
Applicants:
新電元工業株式会社 SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 東京都千代田区大手町2丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
Inventors:
神山 悦宏 KAMIYAMA Yoshihiro; JP
Agent:
棚井 澄雄 TANAI Sumio; JP
Priority Data:
PCT/JP2016/05776611.03.2016JP
Title (EN) SEMICONDUCTOR DEVICE AND LEAD FRAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET GRILLE DE CONNEXION
(JA) 半導体装置及びリードフレーム
Abstract:
(EN) A semiconductor device according to one embodiment is provided with a device body, one power source wiring board, a plurality of output wiring boards, and a plurality of semiconductor elements. In any two output wiring boards that are adjacent to each other in the longitudinal direction of the device body, a narrow portion of one of the output wiring boards faces a wide portion of the other output wiring board. In the lateral direction of the device body, the narrow portion and wide portion of each output wiring board face one set consisting of a wide portion and narrow portion of the power source wiring board. In the longitudinal direction of the device body, the width of each output wiring board is smaller than the total of the widths of the narrow portion and wide portion of the one set in the power source wiring board.
(FR) Selon un mode de réalisation de la présente invention, un dispositif à semi-conducteurs comprend un corps de dispositif, une carte de câblage de source de puissance, une pluralité de cartes de câblage de sortie, et une pluralité d'éléments semi-conducteurs. Dans les deux cartes de câblage de sortie qui sont adjacentes l'une à l'autre dans la direction longitudinale du corps de dispositif, une partie étroite de l'une des cartes de câblage de sortie fait face à une partie large de l'autre carte de câblage de sortie. Dans la direction latérale du corps de dispositif, la partie étroite et la partie large de chaque carte de câblage de sortie sont en regard d'un ensemble constitué d'une partie large et d'une partie étroite de la carte de câblage de source d'alimentation électrique. Dans la direction longitudinale du corps de dispositif, la largeur de chaque carte de câblage de sortie est plus petite que le total des largeurs de la partie étroite et de la partie large du premier ensemble dans la carte de câblage de source d'alimentation électrique.
(JA) 一態様に係る半導体装置は、装置本体、1つの電源配線板、複数の出力配線板、及び複数の半導体素子を備える。装置本体の長手方向において、互いに隣接するどの2つの出力配線板についても、一方の出力配線板の幅狭部が、他方の前記出力配線板の幅広部と向き合っている。装置本体の短手方向において、各出力配線板の幅狭部及び幅広部が、電源配線板の1組の幅広部及び幅狭部とそれぞれ向き合っている。装置本体の長手方向において、各出力配線板の幅が、電源配線板の1組の幅狭部及び幅広部それぞれの幅の合計よりも小さい。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)