Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017154218) INVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/154218 International Application No.: PCT/JP2016/057865
Publication Date: 14.09.2017 International Filing Date: 11.03.2016
IPC:
H02M 7/48 (2007.01)
H ELECTRICITY
02
GENERATION, CONVERSION, OR DISTRIBUTION OF ELECTRIC POWER
M
APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
7
Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
42
Conversion of dc power input into ac power output without possibility of reversal
44
by static converters
48
using discharge tubes with control electrode or semiconductor devices with control electrode
Applicants:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventors:
江口 清 EGUCHI, Kiyoshi; JP
Agent:
高村 順 TAKAMURA, Jun; JP
Priority Data:
Title (EN) INVERTER
(FR) ONDULEUR
(JA) インバータ装置
Abstract:
(EN) The purpose of the present invention is to obtain an inverter that can be realized inexpensively and in which insulation between an operation panel, which is detachable from the body, and the main circuit of the body is ensured, the inverter being provided with an inverter body 1, and an operation panel 2. The inverter body 1 is provided with a non-insulated CPU 10 that is not insulated from the main circuit potential. The operation panel 2 is provided with an IO expander IC 20 that is a signal relay IC, and an input-output interface 200 connected to the IO expander IC 20. The non-insulated CPU 10 and the IO expander IC 20 are connected by SPI via an insulation circuit 14, and the non-insulated CPU 10 controls, via the IO expander IC 20, output and recognition of the input state of the input-output interface 200.
(FR) La présente invention a pour but d’obtenir un onduleur qui peut être réalisé à bas coût et dans lequel une isolation entre un panneau de fonctionnement, qui peut être détaché à partir du corps, et le circuit principal du corps est garantie, l’onduleur comportant un corps d’onduleur (1), et un panneau de fonctionnement (2). Le corps d’onduleur (1) comporte une unité centrale de traitement (CPU) non isolée (10) qui n’est pas isolée à partir du potentiel de circuit principal. Le panneau de fonctionnement (2) comporte un circuit intégré (IC) de dispositif d’extension d’entrée/sortie (E/S) (20) qui est un IC de relais de signal, et une interface d’entrée-sortie (200) connectée au IC de dispositif d’extension E/S (20). La CPU non isolée (10) et l’IC de dispositif d’extension E/S sont connectés par un SPI par l’intermédiaire d’un circuit d’isolation (14), et la CPU non isolée (10) commande, par l’intermédiaire de l’IC de dispositif d’extension E/S (20), la sortie et la reconnaissance de l’état d’entrée de l’interface d’entrée-sortie (200).
(JA) 本体から着脱可能な操作パネルと本体の主回路との絶縁が確保された低コストに実現可能なインバータ装置を得ることを目的とし、インバータ装置本体1と、操作パネル2とを備えるインバータ装置であって、インバータ装置本体1は、主回路電位と非絶縁である非絶縁CPU10を備え、操作パネル2は、信号中継ICであるIOエキスパンダIC20と、IOエキスパンダIC20に接続された入出力インターフェース200とを備え、非絶縁CPU10とIOエキスパンダIC20とは、絶縁回路14を介してSPI接続され、非絶縁CPU10は、IOエキスパンダIC20を介して入出力インターフェース200の入力状態の認識及び出力の制御を行う。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)