Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017152414) EMBEDDED HIGH-VOLTAGE LDMOS-SCR DEVICE HAVING STRONG VOLTAGE CLAMPING AND ESD ROBUSTNESS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/152414 International Application No.: PCT/CN2016/076111
Publication Date: 14.09.2017 International Filing Date: 11.03.2016
IPC:
H01L 27/02 (2006.01)
[IPC code unknown for H01L 27/02]
Applicants:
江南大学 JIANGNAN UNIVERSITY [CN/CN]; 中国江苏省无锡市 蠡湖大道1800号物联网工程学院 梁海莲 LIANG, Hailian 1800 Lihu Avenue Wuxi, Jiangsu 214122, CN
Inventors:
梁海莲 LIANG, Hailian; CN
刘湖云 LIU, Huyun; CN
顾晓峰 GU, Xiaofeng; CN
丁盛 DING, Sheng; CN
Agent:
无锡华源专利商标事务所(普通合伙) WUXI HUAYUAN PATENT AND TRADEMARK AGENCY (GENERAL PARTNERSHIP); 中国江苏省无锡市 梁溪区清扬路228号地铁大厦1108室 聂启新 NIE, Qixin Room 1108, Metro Building, No. 228, Qingyang Road, Liangxi District Wuxi, Jiangsu 214023, CN
Priority Data:
Title (EN) EMBEDDED HIGH-VOLTAGE LDMOS-SCR DEVICE HAVING STRONG VOLTAGE CLAMPING AND ESD ROBUSTNESS
(FR) DISPOSITIF LDMOS-SCR HAUTE TENSION INTÉGRÉ À FORTE FIXATION DE NIVEAU DE TENSION ET À GRANDE ROBUSTESSE ESD
(ZH) 一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件
Abstract:
(EN) An embedded high-voltage LDMOS-SCR device having strong voltage clamping and ESD robustness, which can be used for on-chip ESD protection for a high-voltage IC. The device is mainly composed of a P substrate (101), a P-well (102), an N-well (103), a first field oxide isolation region (104), a first P+ injection region (105), a second field oxide isolation region (106), a first N+ injection region (107), a first fin polysilicon gate (108), a second N+ injection region (109), a second fin polysilicon gate (110), a third N+ injection region (111), a third fin polysilicon gate (112), a polysilicon gate (113), a fourth fin polysilicon gate (114), a second P+ injection region (115), a fifth fin polysilicon gate (116), a third P+ injection region (117), a sixth fin polysilicon gate (118), a fourth P+ injection region (119), a third field oxide isolation region (120), a fourth N+ injection region (121) and a fourth field oxide isolation region (122). The device, under the action of an ESD pulse, can form a resistance-capacitance coupling current path with an embedded NMOS interdigitated structure at a source end and an embedded PMOS interdigitated structure at a drain end and an ESD current discharge path with an LDMOS-SCR structure, thereby enhancing the ESD robustness of a device and improving the voltage clamping performance.
(FR) L'invention concerne un dispositif LDMOS-SCR haute tension intégré présentant une forte fixation de niveau de tension et une grande robustesse aux décharges électrostatiques (ESD), qui peut être utilisé pour une protection ESD sur puce pour un circuit intégré haute tension. Le dispositif est principalement composé d'un substrat P (101), d'un puits P (102), d'un puits N (103), d'une première région d'isolation en oxyde épais (104), d'une première région d'injection P+ (105), d'une deuxième région d'isolation en oxyde épais (106), d'une première région d'injection N+ (107), d'une première ailette de grille en polysilicium (108), d'une deuxième région d'injection N+ (109), d'une deuxième ailette de grille en polysilicium (110), d'une troisième région d'injection N+ (111), d'une troisième ailette de grille en polysilicium (112), d'une grille en polysilicium (113), d'une quatrième ailette de grille en polysilicium (114), d'une deuxième région d'injection P+ (115), d'une cinquième ailette de grille en polysilicium (116), d'une troisième région d'injection P+ (117), d'une sixième ailette de grille en polysilicium (118), d'une quatrième région d'injection P+ (119), d'une troisième région d'isolation en oxyde épais (120), d'une quatrième région d'injection N+ (121) et d'une quatrième région d'isolation en oxyde épais (122). Le dispositif, sous l'action d'une impulsion ESD, peut former un chemin de courant de couplage résistance-capacité ayant une structure interdigitée NMOS intégrée au niveau d'une extrémité de source et une structure interdigitée PMOS intégrée au niveau d'une extrémité de drain, et un chemin de décharge de courant ESD avec une structure LDMOS-SCR, ce qui permet d'améliorer la robustesse ESD d'un dispositif et d'améliorer les performances de fixation de niveau de tension.
(ZH) 一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件,可用于高压IC的片上ESD防护。该器件主要由P衬底(101)、P阱(102)、N阱(103)、第一场氧隔离区(104)、第一P+注入区(105)、第二场氧隔离区(106)、第一N+注入区(107)、第一鳍式多晶硅栅(108)、第二N+注入区(109)、第二鳍式多晶硅栅(110)、第三N+注入区(111)、第三鳍式多晶硅栅(112)、多晶硅栅(113)、第四鳍式多晶硅栅(114)、第二P+注入区(115)、第五鳍式多晶硅栅(116)、第三P+注入区(117)、第六鳍式多晶硅栅(118)、第四P+注入区(119)、第三场氧隔离区(120)、第四N+注入区(121)和第四场氧隔离区(122)构成。该器件在ESD脉冲作用下,可形成源端内嵌NMOS叉指结构和漏端内嵌PMOS叉指结构的阻容耦合电流路径和LDMOS-SCR结构的ESD电流泄放路径,以增强器件的ESD鲁棒性,提高电压钳制能力。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)