Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017152001) INTERCONNECT MONITOR UTILIZING BOTH OPEN AND SHORT DETECTION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/152001 International Application No.: PCT/US2017/020575
Publication Date: 08.09.2017 International Filing Date: 03.03.2017
IPC:
H01L 21/66 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
66
Testing or measuring during manufacture or treatment
Applicants:
MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, Arizona 85224-6199, US
Inventors:
YACH, Randy L.; US
Agent:
SLAYDEN, Bruce, W., II; US
Priority Data:
15/447,65602.03.2017US
62/302,94403.03.2016US
Title (EN) INTERCONNECT MONITOR UTILIZING BOTH OPEN AND SHORT DETECTION
(FR) MONITEUR D'INTERCONNEXION UTILISANT UNE DÉTECTION OUVERTE ET UNE DÉTECTION COURTE
Abstract:
(EN) The present disclosure relates to semiconductor manufacturing and the teachings of the present disclosure may be embodied in a semiconductor chip with an interconnect monitor. Some embodiments may include arrays of diodes on the semiconductor chip; each diode with a stack of vertical interconnects and metal contacts, the stack and the diode connected in series and control mechanisms for addressing the diodes. The control mechanisms may include first inverters for applying either a high or a low voltage to columns of the diode stacks, connected at one end of each diode stack. Each first inverter may include reverse logic receiving a reverse logic signal and configured to invert a logic signal fed to the device for applying a relatively high or low voltage and second inverters for applying either a high or a low voltage to rows of the diode stack in the one of the plurality of arrays, connected at a second end of said diode stack, wherein each second inverter comprises reverse logic receiving an inverted reverse logic signal and configured to invert a logic signal fed to the device for applying a relatively high or low voltage.
(FR) La présente invention concerne la fabrication de semi-conducteurs et les enseignements de la présente description peuvent être réalisés par une puce à semi-conducteurs avec un moniteur d'interconnexion. Certains modes de réalisation peuvent comprendre des réseaux de diodes sur la puce à semi-conducteurs; chaque diode avec une pile d'interconnexions verticales et de contacts métalliques, la pile et la diode étant connectées en série et des mécanismes de commande pour traiter les diodes. Les mécanismes de commande peuvent inclure des premiers onduleurs pour appliquer une tension élevée ou faible aux colonnes des piles de diodes, connectées à une extrémité de chaque pile de diodes. Chaque premier onduleur peut comprendre une logique inverse recevant un signal de logique inverse et conçue pour inverser un signal de logique fourni au dispositif pour appliquer une tension relativement élevée ou faible et des seconds onduleurs pour appliquer une tension élevée ou faible aux rangées de la pile de diodes dans un réseau parmi la pluralité de réseaux, connectés à une seconde extrémité de ladite pile de diodes, chaque second onduleur comprenant une logique inverse recevant un signal de logique inverse inversé et conçue pour inverser un signal de logique fourni au dispositif pour appliquer une tension relativement élevée ou faible.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)