Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017150491) A-D CONVERSION RESULT READOUT CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/150491 International Application No.: PCT/JP2017/007642
Publication Date: 08.09.2017 International Filing Date: 28.02.2017
IPC:
G06F 3/05 (2006.01) ,G06F 15/78 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
3
Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
05
Digital input using the sampling of an analogue quantity at regular intervals of time
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
78
comprising a single central processing unit
Applicants:
アズビル株式会社 AZBIL CORPORATION [JP/JP]; 東京都千代田区丸の内2丁目7番3号 2-7-3,Marunouchi,Chiyoda-ku, Tokyo 1006419, JP
Inventors:
栗林 英毅 KURIBAYASHI,Hideki; JP
平山 博文 HIRAYAMA,Hirofumi; JP
Agent:
山川 茂樹 YAMAKAWA,Shigeki; JP
山川 政樹 YAMAKAWA,Masaki; JP
Priority Data:
2016-04066703.03.2016JP
Title (EN) A-D CONVERSION RESULT READOUT CIRCUIT
(FR) CIRCUIT DE LECTURE DE RÉSULTAT DE CONVERSION A-N
(JA) AD変換結果読出回路
Abstract:
(EN) An A-D conversion result readout circuit provided with: a READ detection circuit (4) for activating a detection signal READ_ACT when the high-order bits of a command from an SPI master (7) are received and it is determined that the command is a read command, and activating a transmission enable signal RDATA_EN when the entire command is received and it is confirmed that the command is a read command; a clock-changing circuit (5) for outputting an internal register value alteration disable signal READ_ACT_SYNC in response to the signal READ_ACT; a register (2) for A-D conversion results for capturing an A-D conversion result when a data preparation complete signal DRDY from an A-D converter (1) is active and the signal READ_ACT_SYNC is inactive; and a data transmission circuit (6) for transmitting the A-D conversion result to the SPI master (7) when the signal RDATA_EN is active. According to the present invention, the timing design load of a designer can be lightened. Also, performance requirements for the SPI master (7) can be relieved.
(FR) L'invention concerne un circuit de lecture de résultat de conversion A-N comprenant : un circuit de détection READ (4) permettant d'activer un signal de détection READ_ACT lorsque les bits de poids fort d'une commande provenant d'un maître de SPI (7) sont reçus et il est déterminé que la commande est une commande de lecture, et d'activer un signal de permission de transmission RDATA_EN lorsque toute la commande est reçue et le fait que la commande est une commande de lecture est confirmé ; un circuit de modification d'horloge (5) permettant de produire un signal d'interdiction d'altération de valeur de registre interne READ_ACT_SYNC en réponse au signal READ_ACT ; un registre (2) pour des résultats de conversion A-N permettant de capturer un résultat de conversion A-N lorsqu'un signal d'achèvement de préparation de données DRDY d'un convertisseur A-N (1) est actif et le signal READ_ACT_SYNC est inactif ; et un circuit de transmission de données (6) permettant de transmettre le résultat de conversion A-N au maître de SPI (7) lorsque le signal RDATA_EN est actif. Selon la présente invention, la charge de conception de synchronisation d'un concepteur peut être allégée. En outre, des exigences de performance pour le maître de SPI (7) peuvent être réduites.
(JA) AD変換結果読出回路は、SPIマスター(7)からのコマンドの上位ビットを受け取って読み出しコマンドと判定したときに検出信号READ_ACTを有効とし、コマンドを全て受け取って読み出しコマンドと確定したときに送信許可信号RDATA_ENを有効とするREAD検出回路(4)と、信号READ_ACTに応じて内部レジスタ値変更禁止信号READ_ACT_SYNCを出力するクロック載せ換え回路(5)と、AD変換器(1)からのデータ準備完了信号DRDYが有効であり、信号READ_ACT_SYNCが無効であるときに、AD変換結果を取り込むAD変換結果用レジスタ(2)と、信号RDATA_ENが有効であるときにAD変換結果をSPIマスター(7)へ送信するデータ送信回路(6)を備える。本発明によれば、設計者のタイミング設計の負担を軽減することができる。また、SPIマスター(7)に要求される性能を緩和することができる。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)