Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017150241) PHASE SYNCHRONIZATION CIRCUIT AND METHOD FOR CONTROLLING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/150241 International Application No.: PCT/JP2017/006078
Publication Date: 08.09.2017 International Filing Date: 20.02.2017
IPC:
H03L 7/16 (2006.01) ,H03L 7/08 (2006.01) ,H03L 7/081 (2006.01) ,H03L 7/183 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
L
AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7
Automatic control of frequency or phase; Synchronisation
06
using a reference signal applied to a frequency- or phase-locked loop
16
Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
L
AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7
Automatic control of frequency or phase; Synchronisation
06
using a reference signal applied to a frequency- or phase-locked loop
08
Details of the phase-locked loop
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
L
AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7
Automatic control of frequency or phase; Synchronisation
06
using a reference signal applied to a frequency- or phase-locked loop
08
Details of the phase-locked loop
081
provided with an additional controlled phase shifter
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
L
AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7
Automatic control of frequency or phase; Synchronisation
06
using a reference signal applied to a frequency- or phase-locked loop
16
Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18
using a frequency divider or counter in the loop
183
a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Applicants:
ソニー株式会社 SONY CORPORATION [JP/JP]; 東京都港区港南1丁目7番1号 1-7-1, Konan, Minato-ku, Tokyo 1080075, JP
Inventors:
田村 昌久 TAMURA Masahisa; JP
酒詰 俊輔 SAKAZUME Shunsuke; JP
松原 岳志 MATSUBARA Takeshi; JP
山本 憲 YAMAMOTO Ken; JP
Agent:
西川 孝 NISHIKAWA Takashi; JP
稲本 義雄 INAMOTO Yoshio; JP
Priority Data:
2016-04169804.03.2016JP
2016-13396306.07.2016JP
Title (EN) PHASE SYNCHRONIZATION CIRCUIT AND METHOD FOR CONTROLLING SAME
(FR) CIRCUIT DE SYNCHRONISATION DE PHASE ET SON PROCÉDÉ DE COMMANDE
(JA) 位相同期回路及びその制御方法
Abstract:
(EN) The present technology relates to a phase synchronization circuit and a method for controlling same, with which power consumption is low and phase noise can be improved while suppressing an increase in circuit area. The phase synchronization circuit comprises a digitally-controlled oscillator that controls oscillation frequency using a digital control signal, a multiphase clock generation unit that generates clock signals having various phases synchronized with the digitally-controlled oscillator, a clock selection unit that selects a selected clock signal from among the clock signals having various phases, a time-to-digital converter that detects the time difference between the selected clock signal and a reference clock signal, a counter unit that is driven by one of the clock signals having various phases, a reference phase generation unit that generates a reference phase, a phase comparison unit that compares the reference phase against feedback phase information obtained from the value output by the counter unit and the value output by the time-to-digital converter, and a digital loop filter unit that generates a control signal for the digitally-controlled oscillator.
(FR) La présente invention concerne un circuit de synchronisation de phase et son procédé de commande, au moyen desquels la consommation d’énergie est faible et le bruit de phase peut être amélioré tout en supprimant une augmentation de zone de circuit. Le circuit de synchronisation de phase comprend un oscillateur commandé numériquement qui commande la fréquence d’oscillation à l’aide d’un signal de commande numérique, une unité de génération d’horloge multi-phase qui génère des signaux d’horloge ayant différentes phases synchronisées avec l’oscillateur commandé numériquement, une unité de sélection d’horloge qui sélectionne un signal d’horloge sélectionné parmi les signaux d’horloge ayant différentes phases, un convertisseur temps-numérique qui détecte la différence de temps entre le signal d’horloge sélectionné et un signal d’horloge de référence, une unité de compteur qui est entraînée par l’un des signaux d’horloge ayant différentes phases, une unité de génération de phase de référence qui génère une phase de référence, une unité de comparaison de phase qui compare la phase de référence à des informations de phase de rétroaction obtenues à partir de la valeur délivrée par l’unité de compteur et la valeur délivrée par le convertisseur temps-numérique, et une unité de filtre à boucle numérique qui génère un signal de commande pour l’oscillateur commandé numériquement.
(JA) 本技術は、回路面積の増大を抑えながらも、低消費電力で、かつ位相雑音を良好にすることができるようにする位相同期回路及びその制御方法に関する。 位相同期回路は、デジタルの制御信号によって発振周波数を制御するデジタル制御発振部と、デジタル制御発振部に同期した多相のクロック信号を生成する多相クロック生成部と、多相のクロック信号から選択クロック信号を選択するクロック選択部と、選択クロック信号と基準クロック信号との時間差を検出する時間デジタル変換部と、多相のクロック信号のいずれか1つのクロック信号により駆動されるカウンタ部と、基準位相を生成する基準位相生成部と、カウンタ部の出力値と時間デジタル変換部の出力値とから得られる帰還位相情報を、基準位相と比較する位相比較部と、位相比較部の出力を平滑化して、デジタル制御発振部に対する制御信号を生成するデジタルループフィルタ部とを備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)