Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017150232) MULTILAYER WIRING SUBSTRATE FOR PROBE CARDS, AND PROBE CARD PROVIDED WITH SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/150232 International Application No.: PCT/JP2017/006049
Publication Date: 08.09.2017 International Filing Date: 20.02.2017
IPC:
H05K 3/46 (2006.01) ,G01R 1/073 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
1
Details of instruments or arrangements of the types covered by groups G01R5/-G01R13/122
02
General constructional details
06
Measuring leads; Measuring probes
067
Measuring probes
073
Multiple probes
Applicants:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventors:
竹村 忠治 TAKEMURA, Tadaji; JP
川上 弘倫 KAWAKAMI, Hiromichi; JP
Agent:
梁瀬 右司 YANASE, Yuji; JP
振角 正一 FURIKADO, Shoichi; JP
丸山 陽介 MARUYAMA, Yosuke; JP
Priority Data:
2016-04095003.03.2016JP
Title (EN) MULTILAYER WIRING SUBSTRATE FOR PROBE CARDS, AND PROBE CARD PROVIDED WITH SAME
(FR) SUBSTRAT DE CÂBLAGE MULTICOUCHE POUR DES CARTES SONDES, ET CARTE SONDE ÉQUIPÉE DE CE DERNIER
(JA) プローブカード用積層配線基板およびこれを備えるプローブカード
Abstract:
(EN) A multilayer wiring substrate for probe cards, which has a laminate of resin layers, and which is suppressed in the production cost by reducing the occurrence of defects such as chipping by covering a ceramic substrate with a resin. A multilayer wiring substrate 3a is provided with: a core substrate 7; a resin part 8 that covers a lateral surface and a lower surface 12 of the core substrate 7; and a plurality of metal pins 11 that are provided within the resin part 8. The core substrate 7 comprises: a ceramic laminate part 9 that is arranged on the mother substrate side; and a resin laminate part 10 that is laminated on a main surface 13 of the ceramic laminate part 9, said main surface being on the reverse side of the mother substrate-side surface. The resin part 8 is provided with the plurality of metal pins 11, and is also provided with a through hole 22 that penetrates therethrough in the thickness direction of the resin part 8. The multilayer wiring substrate 3a is mounted on a mother substrate by inserting a fixation fitting 24 into the through hole 22.
(FR) La présente invention concerne un substrat de câblage multicouche pour des cartes sondes, qui comporte un stratifié de couches de résine, et qui réduit les coûts de production en réduisant l'apparition de défauts tels que l'écaillage en recouvrant un substrat céramique avec une résine. Un substrat de câblage multicouche (3a) comporte : un substrat central (7) ; une partie en résine (8) qui recouvre une surface latérale et une surface inférieure (12) du substrat central (7) ; et une pluralité de broches métalliques (11) qui sont disposées dans la partie en résine (8). Le substrat central (7) comprend : une partie stratifiée en céramique (9) qui est disposée côté substrat mère ; et une partie stratifiée en résine (10) qui est stratifiée sur une surface principale (13) de la partie stratifiée en céramique (9), ladite surface principale se trouvant sur le côté opposé de la surface côté substrat mère. La partie en résine (8) est pourvue de la pluralité de broches métalliques (11) et est également pourvue d'un trou traversant (22) qui la traverse dans le sens de l'épaisseur de la partie en résine (8). Le substrat de câblage multicouche (3a) est monté sur un substrat mère par insertion d'un raccord de fixation (24) dans le trou traversant (22).
(JA) 樹脂層の積層体を有するプローブカード用積層配線基板において、セラミック基板を樹脂で被覆することにより、チッピング等の不具合の発生を低減し、製造コストを抑える。 積層配線基板3aは、コア基板7と、コア基板7の側面および下面12を被覆する樹脂部8と、樹脂部8の内部に配設された複数の金属ピン11とを備える。コア基板7は、マザー基板側に配置されたセラミック積層部9と、セラミック積層部9におけるマザー基板と反対側13の主面に積層された樹脂積層部10とを有する。樹脂部8には、複数の金属ピン11が配設され、樹脂部8の厚さ方向に貫通するする貫通孔22が形成される。貫通孔22に固定具24を通すことにより、積層配線基板3aがマザー基板に搭載される。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)