Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017150028) SEMICONDUCTOR CIRCUIT, DRIVING METHOD OF SEMICONDUCTOR CIRCUIT, AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/150028 International Application No.: PCT/JP2017/002912
Publication Date: 08.09.2017 International Filing Date: 27.01.2017
IPC:
G11C 11/15 (2006.01) ,G11C 11/41 (2006.01) ,G11C 11/412 (2006.01) ,H01L 21/8244 (2006.01) ,H01L 21/8246 (2006.01) ,H01L 27/105 (2006.01) ,H01L 27/11 (2006.01)
[IPC code unknown for G11C 11/15][IPC code unknown for G11C 11/41][IPC code unknown for G11C 11/412][IPC code unknown for H01L 21/8244][IPC code unknown for H01L 21/8246][IPC code unknown for H01L 27/105][IPC code unknown for H01L 27/11]
Applicants:
ソニー株式会社 SONY CORPORATION [JP/JP]; 東京都港区港南1丁目7番1号 1-7-1, Konan, Minato-ku, Tokyo 1080075, JP
Inventors:
神田 泰夫 KANDA, Yasuo; JP
鳥毛 裕二 TORIGE, Yuji; JP
Agent:
特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION; 東京都新宿区新宿1丁目15番9号さわだビル3階 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022, JP
Priority Data:
2016-03765729.02.2016JP
Title (EN) SEMICONDUCTOR CIRCUIT, DRIVING METHOD OF SEMICONDUCTOR CIRCUIT, AND ELECTRONIC DEVICE
(FR) CIRCUIT À SEMI-CONDUCTEURS, PROCÉDÉ DE COMMANDE DE CIRCUIT À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体回路、半導体回路の駆動方法、および電子機器
Abstract:
(EN) A semiconductor circuit of the present disclosure is provided with: a first circuit configured to be able to generate, on the basis of a voltage at a first node, an inverted voltage of the voltage at the first node and to apply the inverted voltage to a second node; a second circuit configured to be able to generate, on the basis of a voltage at the second node, an inverted voltage of the voltage at the second node and to apply the inverted voltage to the first node; a first transistor which connects the first node to a third node; a second transistor which supplies a first direct current voltage to the third node; a third transistor which has a drain or a source connected to the third node and has a gate connected to the first node or the second node; and a first memory element which is connected to the third node and can take a first resistive state or a second resistive state. The first and second circuits are configured such that the voltage at the first node easily becomes a prescribed initial voltage after electric power is supplied.
(FR) La présente invention concerne un circuit à semi-conducteurs, qui comporte : un premier circuit configuré pour pouvoir générer, sur la base d'une tension à un premier nœud, une tension inverse de la tension au premier nœud, et appliquer la tension inverse à un deuxième nœud ; un second circuit configuré pour pouvoir générer, sur la base d'une tension au deuxième nœud, une tension inverse de la tension au deuxième nœud, et appliquer la tension inverse au premier nœud ; un premier transistor qui connecte le premier nœud à un troisième nœud ; un deuxième transistor qui fournit une première tension continue au troisième nœud ; un troisième transistor qui possède un drain ou une source connectés au troisième nœud et une grille connectée au premier ou au deuxième nœud ; et un premier élément de mémoire qui est connecté au troisième nœud et qui peut adopter un premier ou un second état résistif. Les premier et second circuits sont configurés de telle sorte que la tension au premier nœud soit facilement égale à une tension initiale imposée après l'alimentation en courant électrique.
(JA) 本開示の半導体回路は、第1のノードにおける電圧に基づいて、その電圧の反転電圧を生成して第2のノードに印加可能に構成された第1の回路と、第2のノードにおける電圧に基づいて、その電圧の反転電圧を生成して第1のノードに印加可能に構成された第2の回路と、第1のノードを第3のノードに接続する第1のトランジスタと、第1の直流電圧を第3のノードに供給する第2のトランジスタと、第3のノードに接続されるドレインまたはソースと、第1のノードまたは第2のノードに接続されたゲートとを有する第3のトランジスタと、第3のノードに接続され、第1の抵抗状態または第2の抵抗状態をとりうる第1の記憶素子とを備える。第1の回路および第2の回路は、第1のノードにおける電圧が電源投入後に所定の初期電圧になりやすいように構成される。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)