Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017147969) COMPLEMENTARY THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/147969 International Application No.: PCT/CN2016/078751
Publication Date: 08.09.2017 International Filing Date: 08.04.2016
IPC:
H01L 27/28 (2006.01) ,H01L 21/77 (2017.01)
[IPC code unknown for H01L 27/28][IPC code unknown for H01L 21/77]
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号丁珂 Ding Ke No.9-2 Tangming Rd, Guangming New District Shenzhen, Guangdong 518132, CN
Inventors:
曾勉 ZENG, Mian; CN
萧祥志 HSIAO, Hsiang chih; CN
张盛东 ZHANG, Shengdong; CN
Agent:
深圳翼盛智成知识产权事务所(普通合伙) ESSEN PATENT&TRADEMARK AGENCY; 中国广东省深圳市 福田区深南大道6021号喜年中心A座1709-1711 Hailrun Complex Block A Room 1709-1711 No.6021 Shennan Blvd,Futian District ShenZhen, Guangdong 518040, CN
Priority Data:
201610113713.829.02.2016CN
Title (EN) COMPLEMENTARY THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR
(FR) TRANSISTOR EN COUCHES MINCES COMPLÉMENTAIRES ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(ZH) 互补型薄膜晶体管及其制造方法
Abstract:
(EN) A complementary thin film transistor and a manufacturing method therefor. The complementary thin film transistor (100) comprises a substrate (2), an N-type semiconductor layer (31), a P-type semiconductor layer (32), a first passivation layer (71), a first electrode metal layer (9), and a second electrode metal layer (6). The N-type semiconductor layer (31) is disposed above the substrate (2), and the N-type semiconductor layer (31) comprises a metal oxide material. The P-type semiconductor layer (32) is disposed above the N-type semiconductor layer (31), and the P-type semiconductor layer (32) comprises an organic semiconductor material. The first passivation layer (71) is disposed between the N-type semiconductor layer (31) and the P-type semiconductor layer (32), and at least one contact via hole (70) is formed in the first passivation layer (71). The first electrode metal layer (9) and the second electrode metal layer (6) are electrically connected through the contact via hole (70).
(FR) L'invention concerne un transistor en couches minces complémentaires et un procédé de fabrication de celui-ci. Le transistor en couches minces complémentaires (100) comprend un substrat (2), une couche de semi-conducteur de type N (31), une couche de semi-conducteur de type P (32), une première couche de passivation (71), une première couche métallique d'électrode (9) et une deuxième couche métallique d'électrode (6). La couche de semi-conducteur de type N (31) est disposée au-dessus du substrat (2), et la couche de semi-conducteur de type N (31) comprend un matériau à base d'oxyde métallique. La couche de semi-conducteur de type P (32) est disposée au-dessus de la couche de semi-conducteur de type N (31), et la couche de semi-conducteur de type P (32) comprend un matériau semi-conducteur organique. La première couche de passivation (71) est disposée entre la couche de semi-conducteur de type N (31) et la couche de semi-conducteur de type P (32), et au moins un trou d'interconnexion de contact (70) est formé dans la première couche de passivation (71). La première couche métallique d'électrode (9) et la deuxième couche métallique d'électrode (6) sont connectées électriquement par l'intermédiaire du trou d'interconnexion de contact (70).
(ZH) 一种互补型薄膜晶体管及其制造方法,互补型薄膜晶体管(100)包含一基板(2)、一N型半导体层(31)、一P型半导体层(32)、一第一钝化层(71)、一第一电极金属层(9)及一第二电极金属层(6),N型半导体层(31)设置在基板(2)上方,N型半导体层(31)包含一金属氧化物材料;P型半导体层(32)设置在N型半导体层(31)上方,P型半导体层(32)包含一有机半导体材料;第一钝化层(71)设置在N型半导体层(31)及P型半导体层(32)之间,且形成有至少一接触过孔(70);第一电极金属层(9)及第二电极金属层(6)通过接触过孔(70)电性连接。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)