Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017136066) LOW-LATENCY LOW-UNCERTAINTY TIMER SYNCHRONIZATION MECHANISM ACROSS MULTIPLE DEVICES
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/136066 International Application No.: PCT/US2016/068441
Publication Date: 10.08.2017 International Filing Date: 22.12.2016
Chapter 2 Demand Filed: 23.06.2017
IPC:
G06F 13/42 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
42
Bus transfer protocol, e.g. handshake; Synchronisation
Applicants:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors:
ROMERA, Joaquin; US
ZETHNER, Graig; US
KHAN, Raheel; US
Agent:
SMYTH, Anthony; US
Priority Data:
15/251,58130.08.2016US
62/290,30902.02.2016US
62/358,42905.07.2016US
Title (EN) LOW-LATENCY LOW-UNCERTAINTY TIMER SYNCHRONIZATION MECHANISM ACROSS MULTIPLE DEVICES
(FR) MÉCANISME DE SYNCHRONISATION DE MINUTEURS À FAIBLE LATENCE ET FAIBLE INCERTITUDE SUR DES DISPOSITIFS MULTIPLES
Abstract:
(EN) Systems, methods, and apparatus for synchronizing timing in devices coupled to a data communication link are disclosed. In one example, a first device programs a future system time value in a second device. The first device launches a low-latency trigger signal that causes the future system time value to be loaded into a timer of the second device when a timer of the first device matches the future system time value. The second device measures phase difference between the trigger signal and edges of a clock signal used for timing in the second device. The phase difference is measured using an oversampling clock that provides a desired measurement reliability. The measured phase difference permits the first device to accurately determine system time as applied to the second device. The trigger signal can be provided on existing pins used by first and second devices in accordance with communication protocols and specifications.
(FR) L'invention concerne des systèmes, des procédés et un appareil de synchronisation de minuteurs de dispositifs couplés à une liaison de communication de données. Dans un exemple, un premier dispositif programme une future valeur temporelle de système dans un second dispositif. Le premier dispositif émet un signal de déclenchement à faible latence qui provoque le chargement de la future valeur temporelle de système dans un minuteur du second dispositif lorsqu'un minuteur du premier dispositif correspond à la future valeur temporelle du système. Le second dispositif mesure la différence de phase entre le signal de déclenchement et des fronts d'un signal de minuteur utilisée pour une synchronisation dans le second dispositif. La différence de phase est mesurée à l'aide d'un minuteur de sur-échantillonnage qui garantit une fiabilité de mesure souhaitée. La différence de phase mesurée permet au premier dispositif de déterminer précisément que l'heure de système est appliquée au second dispositif. Le signal de déclenchement peut être situé sur des fiches existantes utilisées par les premier et second dispositifs conformément à des protocoles de communication et des spécifications.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108604217