Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017135219) DESIGN ASSISTANCE DEVICE, DESIGN ASSISTANCE METHOD, AND RECORDING MEDIUM STORING DESIGN ASSISTANCE PROGRAM
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/135219 International Application No.: PCT/JP2017/003311
Publication Date: 10.08.2017 International Filing Date: 31.01.2017
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
日本電気株式会社 NEC CORPORATION [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
Inventors:
小林 悠記 KOBAYASHI Yuki; JP
Agent:
下坂 直樹 SHIMOSAKA Naoki; JP
Priority Data:
2016-01705101.02.2016JP
Title (EN) DESIGN ASSISTANCE DEVICE, DESIGN ASSISTANCE METHOD, AND RECORDING MEDIUM STORING DESIGN ASSISTANCE PROGRAM
(FR) DISPOSITIF D’AIDE À LA CONCEPTION, PROCÉDÉ D’AIDE À LA CONCEPTION ET SUPPORT D’ENREGISTREMENT MÉMORISANT UN PROGRAMME D’AIDE À LA CONCEPTION
(JA) 設計支援装置、設計支援方法、および設計支援プログラムを格納した記録媒体
Abstract:
(EN) A design assistance device for a computer system that includes a CPU and an accelerator, wherein a program analysis means extracts, from an input program written in high order language, a process including a function and data including a variable that are included in the input program, and analyzes the relationship of the process and data that includes the amount of access from the process to the data on the basis of the number of times the function or loop is executed; an arithmetic-logic unit implementation scheme evaluation means evaluates, for the obtained process, the used amount of resource, delay, and communication band of the accelerator on the basis of hardware specification that includes the operating frequency and model number of the accelerator; and a design space search means generates, for the obtained process and data, candidates expressed by a combination of allocations to the CPU and the accelerator, and obtains and presents the used amount of resource, communication band, and performance of the entire input program on the basis of results obtained for each of the candidates by evaluation by the arithmetic-logic unit implementation scheme evaluation means.
(FR) L'invention concerne un dispositif d'aide à la conception pour un système informatique comprenant une unité centrale (UC) et un accélérateur, un moyen d'analyse de programme extrayant, d'un programme d'entrée écrit en langage d'ordre élevé, un processus comprenant une fonction et des données comportant une variable qui sont incluses dans le programme d'entrée et analysant la relation du processus et des données comprenant la quantité d'accès depuis le processus vers les données sur la base du nombre de fois où la fonction ou la boucle est exécutée ; un moyen d'évaluation de schéma d'implémentation d'unité à logique arithmétique évalue, pour le processus obtenu, la quantité de ressource utilisée, le retard et la bande de communication de l'accélérateur sur la base d'une spécification matérielle qui comprend la fréquence de fonctionnement et le numéro de modèle de l'accélérateur ; et un moyen de recherche d'espace de conception génère, pour le processus obtenu et les données obtenues, des candidats exprimés par une combinaison d'attributions à l'UC et l'accélérateur, puis obtient et présente la quantité de ressource utilisée, la bande de communication et les performances de l'ensemble du programme d'entrée sur la base de résultats obtenus pour chacun des candidats par une évaluation par le moyen d'évaluation de schéma d'implémentation d'unité à logique arithmétique.
(JA) CPUとアクセラレータとを含むコンピュータシステムを対象とする設計支援装置において、プログラム解析手段は、高位言語で記述された入力プログラムから、入力プログラム中に含まれる関数を含む処理と変数を含むデータとを抽出し、関数やループの実行回数を基に処理からデータへのアクセス量を含む処理とデータの関係性を解析し、演算器実現方式評価手段は、求めた処理に対し、アクセラレータの動作周波数や型番を含むハードウェア仕様を基に、アクセラレータの使用リソース量、遅延、および通信帯域を評価し、設計空間探索手段は、求めた処理とデータとについて、CPUとアクセラレータとへの割付の組合せで表される候補を生成し、それぞれの候補について演算器実現方式評価手段の評価によって得られた結果を基に、入力プログラム全体の使用リソース量、通信帯域、および性能を求め、提示する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
US20190042389