PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 19.11.2019 at 4:00 PM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017134761) CAPACITOR-INCORPORATED MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING SAME
Document

明 細 書

発明の名称 キャパシタ内蔵多層配線基板及びその製造方法

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007   0008   0009   0010   0011  

先行技術文献

特許文献

0012  

発明の概要

発明が解決しようとする課題

0013   0014   0015  

課題を解決するための手段

0016   0017  

発明の効果

0018  

図面の簡単な説明

0019  

発明を実施するための形態

0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033  

実施例 1

0034   0035   0036   0037   0038   0039   0040   0041   0042   0043  

実施例 2

0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054  

実施例 3

0055   0056   0057   0058  

実施例 4

0059   0060   0061   0062  

実施例 5

0063   0064   0065   0066  

実施例 6

0067   0068   0069   0070  

実施例 7

0071   0072   0073   0074  

実施例 8

0075   0076   0077   0078  

実施例 9

0079   0080   0081   0082  

符号の説明

0083  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27  

明 細 書

発明の名称 : キャパシタ内蔵多層配線基板及びその製造方法

技術分野

[0001]
 本発明は、キャパシタ内蔵多層配線基板及びその製造方法に関するものである。

背景技術

[0002]
 近年、電子機器における半導体装置の性能向上に伴い、信号伝送の高速化や消費電力の増大が課題になってきている。また、半導体集積回路チップ(ICチップ)の電源を安定して供給するために、パッケージ基板には電源インピーダンスの低減が強く求められている。
[0003]
 インピーダンス低減のための一般的な手法は、受動部品の一つであるチップコンデンサをパッケージ基板の表裏面に実装して基板の電源線とGND配線との間を接続する手法である。
[0004]
 また、ICチップとコンデンサまでの配線長を短くした方が配線のインダクタンス成分が抑えられて電気特性は良くなるため、パッケージ基板の内部にチップコンデンサを内蔵させる構造や、薄膜キャパシタ層をパッケージ基板の一部に内蔵させる構造が提案されている。
[0005]
 薄膜キャパシタ層をパッケージ基板に内蔵する場合、薄膜キャパシタ層の上下に電源線層とGND配線層を配置し、ICチップの電源端子及びGND端子と接続する。電源線とGND配線で挟み込む薄膜キャパシタ層の面積と、薄膜キャパシタ層から得られるキャパシタ値は比例関係にあるため、容量を増やするためには挟み込む面積が大きい方が望ましい。
[0006]
 しかしながら、信号線を設ける領域においては、薄膜キャパシタ層が信号線との間で不要な容量結合を誘発して伝送特性を劣化させてしまうという弊害が生じる。したがって、電源線が敷設されている領域にのみ薄膜キャパシタ層が存在していることが望ましい。そのため、フォトリソプロセスでパターニングできる有機材料や、グリーンシートと呼ばれる焼結前のセラミック材料で薄膜キャパシタ層を形成し、それをパターニング後に焼結するキャパシタ内蔵パッケージ基板構造が提案されている(例えば、特許文献1或いは特許文献2参照)。
[0007]
 ここで、図26及び図27を参照して従来のキャパシタ内蔵多層配線基板の製造工程を説明する。まず、図26(a)に示すように、厚さが2μmのBaTiO を主成分とするキャパシタ誘電体膜71の両面に20μm厚の銅箔72,73を設けたキャパシタフィルム70を用意する。次いで、図26(b)に示すように、銅箔72を所定形状にエッチングして上部電極74を形成するとともに、銅箔73をエッチングして下部電極25を形成する。一方、図26(c)に示すように、第1導体層81、第1絶縁層82、電源線用ビア83、接地線用ビア84、信号線用ビア85、第2導体層86,86 及び第2絶縁層87を設けたベース基板80を用意する。
[0008]
 次いで、図26(d)に示すように、ベース基板80に上部電極74及び下部電極75を形成したキャパシタ基板を下部電極75がベース基板80に対向するように押圧し、加熱して圧着して一体化する。
[0009]
 次いで、図27(e)に示すように、上部電極74に設けた開口部からビームスポット径が100μmのCO レーザを用いてレーザ光88を照射し、第2導体層86,86 に達するビアホール39を形成する。次いで、図27(f)に示すように、ビアホール89の壁面に無電解メッキを施した後、第3導体層90,90 を形成するためのパターンを設けたメッキフーレム(図示は省略)を用いてCu電解メッキを施して電源線用ビア83 、接地線用ビア84 、信号線用ビア85 及び第3導体層90,90 を形成する。なお、ここでは、図示を簡略にするために、第3導体層90,90 と一体化している上部電極74は図示を省略している。また、信号線用ビア85 に接続する第3導体層90 は、ビア同士を接続するための接続導体パターンになっている。
[0010]
 次いで、図27(g)に示すように、ビルドアップ工法を用いてエポキシ系材料を主成分とする20μm厚の絶縁フィルムにより第3絶縁層91を形成する。次いでビームスポット径が100μmのCO レーザを用いて電源線用ビア83 、接地線用ビア84 及び信号線用ビア85 対向する位置にレーザ光92を照射してビアホール93を形成する。
[0011]
 次いで、図27(h)に示すように、無電解メッキを施した後、第4導体層94を形成するためのパターンを設けたメッキフーレム(図示は省略)を用いてCu電解メッキを施して電源線用ビア83 、接地線用ビア84 、信号線用ビア85 及び第4導体層94を形成することで、キャパシタ内蔵多層配線基板の基本構成が完成する。

先行技術文献

特許文献

[0012]
特許文献1 : 特開2001-267751号公報
特許文献2 : 特開2006-261658号公報

発明の概要

発明が解決しようとする課題

[0013]
 しかし、キャパシタの誘電体膜となるBaTiO 等のセラミック材料は、焼結後に貫通電源線の領域のみに敷設するためのパターニング処理が難しく、ベース基板80の表面全面にキャパシタ誘電体膜71を形成せざるを得ない。信号線用ビア85 に接続する上部電極と一体化した第3導体層90 と、接地線用ビア84 に接続する第2導体層86との間でキャパシタ誘電体膜71をキャパシタ膜とする寄生容量が形成される。
[0014]
 BaTiO 等のセラミック材料で形成されるキャパシタ誘電体膜71の誘電率が高く寄生容量のC値が不必要に増大するため特性インピーダンスZ のミスマッチ(不整合)が生じ、このミスマッチにより信号伝送が劣化する。
[0015]
 したがって、焼結後のセラミック材料を薄膜キャパシタ層として基板全面に敷設したキャパシタ内蔵多層配線基板及びその製造方法において、信号線用ビアの近傍のキャパシタ誘電体膜に起因する寄生容量による信号伝送の劣化を低減することを目的とする。

課題を解決するための手段

[0016]
 一つの態様では、キャパシタ内蔵多層配線基板は、信号線用積層ビア、接地線用積層ビア及び電源線用積層ビアと、前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第1配線層準位に形成された複数の第1導体層群と、少なくとも前記電源線用積層ビアに個別に電気的に接続する第2配線層準位に形成された第2導体層と、前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第3配線層準位に形成された複数の第3導体層群と、前記第1配線層準位と前記第2配線層準位との間に形成された第1絶縁層と、前記第2配線層準位と前記第3配線層準位との間に形成された第2絶縁層とを有し、前記第2絶縁層は前記信号線用ビアの近傍において第3絶縁層で埋め込まれた貫通開口部を有し、前記第2絶縁層の比誘電率が、前記第1絶縁層及び前記第3絶縁層の比誘電率より高く、前記貫通開口部が導体パターンに達している。
[0017]
 他の態様では、キャパシタ内蔵多層配線基板の製造方法は、少なくとも第1の電源線用ビア、第1の接地線用ビア及び第1の信号線用ビアと、前記第1の電源線用ビア、前記第1の接地線用ビア及び前記第1の信号線用ビアに独立して電気的に接続する第1配線層準位に形成された第1導体層群と、前記第1導体層群上に設けられた第1絶縁層を備えたベース基板と、第2絶縁層の一方の面に第2導体パターンを設け、他方の面に第3導体パターンを設けたキャパシタ基板とを積層して一体化して、第2配線層準位に形成された前記第2導体パターンを第2導体層とする工程と、前記第1導体層群に接続する第2の電源線用ビア、第2の接地線用ビア及び第2の信号線用ビアと、前記第2の電源線用ビア、第2の接地線用ビア及び第2の信号線用ビアに独立して電気的に接続し、前記第3導体パターンと一体化した第3配線層準位に形成された第3導体層群を形成する工程と、前記第2の信号線用ビアの近傍において前記第2絶縁層に貫通開口部を形成する工程と、前記貫通開口部を前記第2絶縁層の比誘電率より小さい第3絶縁層で埋め込む工程とを有し、前記第2の信号線用ビアの近傍において前記第2絶縁層に貫通開口部を形成する工程において、前記第2絶縁層の下部に設けた導体パターンに達するように前記貫通開口部を形成する。

発明の効果

[0018]
 一つの側面としてキャパシタ内蔵多層配線基板及びその製造方法によれば、焼結後のセラミック材料を薄膜キャパシタ膜として基板全面に敷設した場合に、薄膜キャパシタ膜に起因する信号伝送の劣化を改善するが可能になる。

図面の簡単な説明

[0019]
[図1] 本発明の実施の形態のキャパシタ内蔵多層配線基板の説明図である。
[図2] 本発明の実施例1のキャパシタ内蔵多層配線基板の説明図(1)である。
[図3] 本発明の実施例1のキャパシタ内蔵多層配線基板の説明図(2)である。
[図4] 本発明の実施例1のキャパシタ内蔵多層配線基板の製造工程の途中までの説明図である。
[図5] 本発明の実施例1のキャパシタ内蔵多層配線基板の製造工程の図4以降の途中までの説明図である。
[図6] 本発明の実施例1のキャパシタ内蔵多層配線基板の製造工程の図5以降の説明図である。
[図7] 本発明の実施例2のキャパシタ内蔵多層配線基板の説明図(1)である。
[図8] 本発明の実施例2のキャパシタ内蔵多層配線基板の説明図(2)である。
[図9] 本発明の実施例2のキャパシタ内蔵多層配線基板の製造工程の途中までの説明図である。
[図10] 本発明の実施例2のキャパシタ内蔵多層配線基板の製造工程の図9以降の途中までの説明図である。
[図11] 本発明の実施例2のキャパシタ内蔵多層配線基板の製造工程の図10以降の説明図である。
[図12] 本発明の実施例3のキャパシタ内蔵多層配線基板の説明図(1)である。
[図13] 本発明の実施例3のキャパシタ内蔵多層配線基板の説明図(2)である。
[図14] 本発明の実施例4のキャパシタ内蔵多層配線基板の説明図(1)である。
[図15] 本発明の実施例4のキャパシタ内蔵多層配線基板の説明図(2)である。
[図16] 本発明の実施例5のキャパシタ内蔵多層配線基板の説明図(1)である。
[図17] 本発明の実施例5のキャパシタ内蔵多層配線基板の説明図(2)である。
[図18] 本発明の実施例6のキャパシタ内蔵多層配線基板の説明図(1)である。
[図19] 本発明の実施例6のキャパシタ内蔵多層配線基板の説明図(2)である。
[図20] 本発明の実施例7のキャパシタ内蔵多層配線基板の説明図(1)である。
[図21] 本発明の実施例7のキャパシタ内蔵多層配線基板の説明図(2)である。
[図22] 本発明の実施例8のキャパシタ内蔵多層配線基板の説明図(1)である。
[図23] 本発明の実施例8のキャパシタ内蔵多層配線基板の説明図(2)である。
[図24] 本発明の実施例9のキャパシタ内蔵多層配線基板の説明図(1)である。
[図25] 本発明の実施例9のキャパシタ内蔵多層配線基板の説明図(2)である。
[図26] 従来のキャパシタ内蔵多層配線基板の製造工程の途中までの説明図である。
[図27] 従来のキャパシタ内蔵多層配線基板の製造工程の図26以降の説明図である。

発明を実施するための形態

[0020]
 ここで、図1を参照して、本発明の実施の形態のキャパシタ内蔵多層配線基板を説明する。図1は、本発明の実施の形態のキャパシタ内蔵多層配線基板の説明図であり、図1(a)は要部断面図であり、図1(b)は図1(a)おけるA-A′を結ぶ一点鎖線で示す第2配線層準位における平面図であり、図1(c)は図1(a)おけるB-B′を結ぶ一点鎖線で示す第3配線層準位における透視平面図である。図1(a)示すように、キャパシタ内蔵多層配線基板には、信号線用積層ビア(1,8)、接地線用積層ビア(2,9)及び電源線用積層ビア(3,10)が設けられている。この信号線用積層ビア(1,8)、接地線用積層ビア(2,9)及び電源線用積層ビア(3,10)の中心には、第1配線層準位に形成された複数の第1導体層群4が個別に電気的に接続している。
[0021]
 また、キャパシタの下部電極の中心となる第2配線層準位に形成された第2導体層6が電源線用積層ビア(10)に個別に電気的に接続している。また、信号線用積層ビア(8)、接地線用積層ビア(9)及び電源線用積層ビア(10)の中心には第3配線層準位に形成された複数の第3導体層群11が個別に電気的に接続されている。
[0022]
 第1配線層準位と第2配線層準位との間には、第1絶縁層5が設けられ、第2配線層準位と第3配線層準位との間にはキャパシタ誘電体膜となる第2絶縁層7が設けられている。第2絶縁層7は信号線用積層ビア(1,8)の近傍において貫通開口部12が設けられており、この貫通開口部12は導体パターン13に達しているとともに、第2絶縁層7の比誘電率より小さな第3絶縁層14で埋め込まれている。接地線用ビア(2,9)に接続する上部配線と一体化した第3導体層群11と、電源線用ビア(3,10)に接続する第2導体層6との間にキャパシタ誘電体膜となる第2絶縁層7が挟まれてキャパシタ15を形成している。
[0023]
 なお、導体パターン13は、第2配線層準位に形成された電気的に絶縁されている導体パターンや第1配線層準位に形成された電気的に絶縁されている導体パターンでも良い。或いは、導体パターン13は接地線用積層ビア(2)に電気的に接続する第1配線層準位に形成された第1導体層4の張出部でも良い。なお、図1(a)の場合は、キャパシタの下部電極とともに第2配線層準位に形成された電気的に絶縁されている導体パターンある。
[0024]
 貫通開口部12は、信号線用積層ビア(1,8)を取り囲む枠状の貫通開口部、特に、円環状の貫通開口部が典型的なものであるが、このような、枠状の貫通開口部に限られるものではない。例えば、導体パターン13が、少なくとも信号線用積層ビア(1,8)と接地線用積層ビア(2,9)との間に設けられた複数のドット状の導体パターンでも良く、その場合には、貫通開口部12として、導体パターンに対応する位置に複数のドット状の貫通開口部を設ければ良い。
[0025]
 或いは、導体パターン13が、少なくとも信号線用積層ビア(1,8)と接地線用積層ビア(2,9)との間に設けられた信号線用積層ビア(1,8)の直径より大きなサイズの矩形状の導体パターンでも良い。この場合には、貫通開口部12として、導体パターン13に対応する位置に信号線用積層ビア(1,8)の直径より大きなサイズの矩形状の貫通開口部を設ければ良い。
[0026]
 また、導体パターン13が接地線用積層ビア(2)に電気的に接続する第1配線層準位に形成された第1導体層4の張出部の場合には少なくとも信号線用積層ビア(1,8)と接地線用積層ビア(2,9)との間に複数のドット状の貫通開口部を設ければ良い。或いは、貫通開口部12は、少なくとも信号線用積層ビア(1,8)と接地線用積層ビア(2,9)との間に設けられた信号線用積層ビア(1,8)の直径より大きなサイズの矩形状の貫通開口部でも良い。
[0027]
 このような、キャパシタ内蔵多層配線基板を形成するためには、少なくとも第1の電源線用ビア3、第1の接地線用ビア2及び第1の信号線用ビア1と、第1の電源線用ビア3、第1の接地線用ビア2及び第1の信号線用ビア1に独立して電気的に接続する第1導体層群4と、第1導体層群4上に設けられた第1絶縁層5を備えたベース基板を用意する。第2絶縁層7の一方の面に第2導体パターンを設け、他方の面に第3導体パターンを設けたキャパシタ基板をベース基板に積層して一体化して、第2導体パターンを第2導体層6とする。
[0028]
 次いで、第1導体層群4に接続する第2の電源線用ビア10、第2の接地線用ビア9及び第2の信号線用ビア8と、第2の電源線用ビア10、第2の接地線用ビア9及び第2の信号線用ビア8に独立して電気的に接続した第3導体層群11を形成する。なお、第3導体層群11は、キャパシタ基板に設けた第3導体パターンと一体化している。
[0029]
 次いで、第2の信号線用ビア8の近傍において第2絶縁層7の下部に設けた導体パターン13に達するように第2絶縁層7に貫通開口部12を形成し、この貫通開口部12を比誘電率が第2絶縁層7より小さい第3絶縁層14で埋め込む。
[0030]
 貫通開口部12は、典型的には、ビームスポット径が50μm~100μm径のCO レーザや紫外線レーザを用いたレーザ加工により形成するが、下部に導体パターン13を設けているので、ベース基板がダメージを受けることがない。なお、レーザ加工の際のレーザ照射を精密に制御する場合には、貫通開口部12の底面が、ベース基板の表面の絶縁層(図1の場合には、第1絶縁層5)と接するようにしても良い。
[0031]
 キャパ基板に設ける第2導体パターン及び第3導体パターンは、典型的にはアルミニウム、ニッケル、銅等から選択され、15μm~30μm厚とする。また、第2絶縁膜7は、典型的にはBaTiO やSrTiO 等を主成分とする1μm~3μm厚の焼結薄膜とする。また、信号線用積層ビア(1,8)、接地線用積層ビア(2,9)及び電源線用積層ビア(3,10)の直径は、50μm~100μmとする。
[0032]
 第3絶縁層14としては、第2絶縁層7より比誘電率が小さいエポキシ樹脂等を用い、その厚さは20μm~30μmとする。貫通開口部12は比誘電率の小さなエポキシ樹脂等で埋め込まれるため、寄生キャパシタのキャパシタ膜の実効的誘電率が低下し、信号線の近傍の寄生容量は低減する。
[0033]
 このように、本発明の実施の形態においては、信号線と接地線との間においてキャパシタ膜となる第2絶縁層の一部を除去しているので、不必要な寄生容量の増大を回避している。それによって、特性インピーダンスの整合がとれた良質な信号伝送が可能になる。また、第2絶縁層の一部を除去する際に、除去部の底部に導体パターンを設けているので、ベース基板がダメージを受けることがない。
実施例 1
[0034]
 次に、図2乃至図6を参照して、本発明の実施例1のキャパシタ内蔵多層配線基板を説明する。図2及び図3は本発明の実施例1のキャパシタ内蔵多層配線基板の説明図であり、図2(a)は要部断面図であり、図2(b)は図2(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図3(c)は図2(a)におけるB-B′を結ぶ一点鎖線に沿った下部電極の位置の平面図であり、図3(d)は図2(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図2(a)に示すように、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0035]
 図2(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっており、図においては円形にしている。図3(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンであり、下部電極25を形成する銅箔(後述する図4(a)における符号23)を利用して信号線用ビア35 を取り囲む円環状の孤立導体層26を形成している。
[0036]
 図3(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、孤立導体層26に対応する位置に誘電体膜分離溝42が設けられており、キャパシタ誘電体膜21は分断されている。なお、信号線用ビア35 に接続する第3導体層40 は、ビア同士を接続するための接続導体パターンになっている。
[0037]
 次に、図4乃至図6を参照して、本発明の実施例1のキャパシタ内蔵多層配線基板の製造工程を説明する。まず、図4(a)に示すように、厚さが2μmのBaTiO を主成分とするキャパシタ誘電体膜21の両面に20μm厚の銅箔22,23を設けたキャパシタフィルム20を用意する。次いで、図4(b)に示すように、銅箔22を所定形状にエッチングして上部電極24を形成するとともに、銅箔23をエッチングして図3(c)に示したパターンの下部電極25及び孤立導体層26を形成する。一方、図4(c)に示すように、第1導体層31、第1絶縁層32、電源線用ビア33、接地線用ビア34、信号線用ビア35、第2導体層36,36 及び第2絶縁層37を設けたベース基板30を用意する。なお、第2導体層36,36 は、図2(b)に示したパターンである。
[0038]
 次いで、図4(d)に示すように、ベース基板30に上部電極24、下部電極25及び孤立導体層26を形成したキャパシタ基板を下部電極25がベース基板30に対向するように押圧し、加熱して圧着して一体化する。
[0039]
 次いで、図5(e)に示すように、上部電極24に設けた開口部からビームスポット径が100μmのCO レーザを用いてレーザ光38を照射し、第2導体層36,36 に達するビアホール39を形成する。次いで、図5(f)に示すように、ビアホール39の壁面に無電解メッキを施した後、第3導体層40,40 を形成するためのパターンを設けたメッキフーレム(図示は省略)を用いてCu電解メッキを施して電源線用ビア33 、接地線用ビア34 、信号線用ビア35 及び第3導体層40,40 を形成する。なお、ここでは、図示を簡略にするために、第3導体層40,40 と一体化している上部電極24は図示を省略している(以下同様である)。なお、信号線用ビア35 に接続する第3導体層40 は、ビア同士を接続するための接続導体パターンになっている。
[0040]
 次いで、図5(g)に示すように、再び、ビームスポット径が100μmのCO レーザを用いて孤立導体層26に対向する位置にレーザ光41を照射して図3(d)に示す円環状の誘電体膜分離溝42を形成する。この時、レーザ照射部の下部には孤立導体層26が配置されているので、ベース基板(30)の表面がダメージを受けることがない。
[0041]
 以降は再び従来例と同様に、図6(h)に示すように、ビルドアップ工法を用いてエポキシ系材料を主成分とする20μm厚の絶縁フィルムにより第3絶縁層43を形成する。次いで、図6(i)に示すように、ビームスポット径が100μmのCO レーザを用いて電源線用ビア33 、接地線用ビア34 及び信号線用ビア35 対向する位置にレーザ光44を照射してビアホール45を形成する。
[0042]
 次いで、図6(j)に示すように、無電解メッキを施した後、第4導体層46を形成するためのパターンを設けたメッキフーレム(図示は省略)を用いてCu電解メッキを施して電源線用ビア33 、接地線用ビア34 、信号線用ビア35 及び第4導体層46を形成することで、キャパシタ内蔵多層配線基板の基本構成が完成する。
[0043]
 本発明の実施例1においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21の一部を円環状に除去して誘電体膜分離溝42を形成し、この誘電体膜分離溝42をキャパシタ誘電体膜21より比誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、誘電体膜分離溝42を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例1においては、下部電極25を形成するための銅箔23を利用して円環状の孤立導体層26を形成しているので、誘電体膜分離溝42を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 2
[0044]
 次に、図7乃至図11を参照して、本発明の実施例2のキャパシタ内蔵多層配線基板を説明する。図7及び図8は本発明の実施例2のキャパシタ内蔵多層配線基板の説明図であり、図7(a)は要部断面図であり、図7(b)は図7(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図7(c)は図7(a)におけるB-B′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図7(d)は図7(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図7(a)に示すように、実施例1と同様に、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0045]
 図7(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。第2導体層36を形成する際に信号線用ビア35 を取り囲む円環状の孤立導体層47を形成している。
[0046]
 図8(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンである。図8(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、孤立導体層47に対応する位置に誘電体膜分離溝42が設けられており、キャパシタ誘電体膜21は分断されている。なお、信号線用ビア35 に接続する第3導体層40 は、ビア同士を接続するための接続導体パターンになっている。
[0047]
 次に、図9乃至図11を参照して、本発明の実施例2のキャパシタ内蔵多層配線基板の製造工程を説明する。まず、図9(a)に示すように、厚さが2μmのBaTiO を主成分とするキャパシタ誘電体膜21の両面に20μm厚の銅箔22,23を設けたキャパシタフィルム20を用意する。次いで、図9(b)に示すように、銅箔22を所定形状にエッチングして上部電極24を形成するとともに、銅箔23をエッチングして図8(c)に示したパターンの下部電極25を形成する。実施例2の場合には、キャパシタフィルム側に孤立導体層は形成しない。
[0048]
 一方、図9(c)に示すように、第1導体層31、第1絶縁層32、電源線用ビア33、接地線用ビア34、信号線用ビア35、第2導体層36,36 及び第2絶縁層37を設けたベース基板30を用意する。この時、第2導体層36,36 を形成する際に、図7(b)に示すように、信号線用ビア35を囲む円環状の孤立導体層47を形成する。
[0049]
 次いで、図9(d)に示すように、ベース基板30に上部電極24及び下部電極を形成したキャパシタ基板を下部電極25がベース基板30に対向するように押圧し、加熱して圧着して一体化する。
[0050]
 次いで、図10(e)に示すように、上部電極24に設けた開口部からビームスポット径が100μmのCO レーザを用いてレーザ光38を照射し、第2導体層36,36 に達するビアホール39を形成する。次いで、図10(f)に示すように、ビアホール39の壁面に無電解メッキを施した後、第3導体層40,40 を形成するためのパターンを設けたメッキフーレム(図示は省略)を用いてCu電解メッキを施して電源線用ビア33 、接地線用ビア34 、信号線用ビア35 及び第3導体層40,40 を形成する。なお、ここでは、図示を簡略にするために、第3導体層40,40 と一体化している上部電極24は図示を省略している。
[0051]
 次いで、図10(g)に示すように、再び、ビームスポット径が100μmのCO レーザを用いて孤立導体層47に対向する位置にレーザ光41を照射して図8(d)に示す円環状の誘電体膜分離溝42を形成する。この時、レーザ照射部の下部には孤立導体層47が配置されているので、ベース基板(30)の表面がダメージを受けることがない。
[0052]
 以降は再び従来例と同様に、図11(h)に示すように、ビルドアップ工法を用いてエポキシ系材料を主成分とする20μm厚の絶縁フィルムにより第3絶縁層43を形成する。次いで、図11(i)に示すように、ビームスポット径が100μmのCO レーザを用いて電源線用ビア33 、接地線用ビア34 及び信号線用ビア35 対向する位置にレーザ光44を照射してビアホール45を形成する。
[0053]
 次いで、図11(j)に示すように、無電解メッキを施した後、第4導体層46を形成するためのパターンを設けたメッキフーレム(図示は省略)を用いてCu電解メッキを施して電源線用ビア33 、接地線用ビア34 、信号線用ビア35 及び第4導体層46を形成することで、キャパシタ内蔵多層配線基板の基本構成が完成する。
[0054]
 本発明の実施例2においても、信号線用ビア35 の近傍のキャパシタ誘電体膜21の一部を円環状に除去して誘電体膜分離溝42を形成し、この誘電体膜分離溝42をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、誘電体膜分離溝42を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、第2導体層36と同時に円環状の孤立導体層47を形成しているので、誘電体膜分離溝42を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 3
[0055]
 次に、図12及び図13を参照して、本発明の実施例3のキャパシタ内蔵多層配線基板を説明するが、孤立導体層47を設ける代わりに張出部48を設けた以外は上記の実施例2と製造工程は全く同様であるので、構造のみ説明する。図12及び図13は本発明の実施例3のキャパシタ内蔵多層配線基板の説明図であり、図12(a)は要部断面図であり、図12(b)図12(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図12(c)は図12(a)におけるB-B′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の下部電極位置の平面図であり、図12(d)は図12(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図12(a)に示すように、実施例2と同様に、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0056]
 図12(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。第2導体層36の張出部48が信号線用ビア35 を取り囲んでいる。
[0057]
 図13(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンである。図13(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、張出部48が延在する位置に誘電体膜分離溝42が設けられており、キャパシタ誘電体膜21は分断されている。なお、信号線用ビア35 に接続する第3導体層40 は、ビア同士を接続するための接続導体パターンになっている。
[0058]
 本発明の実施例3においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21の一部をリング状に除去して誘電体膜分離溝42を形成し、この誘電体膜分離溝42をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、誘電体膜分離溝42を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例3においては、信号線用ビア35に向かって第2導体層36の張出部48を形成しているので、誘電体膜分離溝42を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 4
[0059]
 次に、図14乃至図15を参照して、本発明の実施例4のキャパシタ内蔵多層配線基板を説明するが、孤立導体層を分散孤立導体層とする以外は上記の実施例1と製造工程は全く同様であるので、構造のみ説明する。図14及び図15は本発明の実施例4のキャパシタ内蔵多層配線基板の説明図であり、図14(a)は要部断面図であり、図14(b)は図14(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図14(c)は図14(a)におけるB-B′を結ぶ一点鎖線に沿った下部電極の位置における平面図であり、図14(d)は図14(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図14(a)に示すように、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0060]
 図14(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。図15(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンであり、下部電極25を形成する銅箔(23)を利用して信号線用ビア35 を取り囲むように複数の分散孤立導体層49を形成している。なお、ここでは、信号線用ビア35 の接地線用ビア34 に向う側に3個ずつの分散孤立導体層49を設けているが、個数は任意であり、図において、信号線用ビア35 の上下も囲むように分散孤立導体層49を設けても良い。
[0061]
 図15(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、分散孤立導体層49に対応する位置に開口部50が設けられており、キャパシタ誘電体膜21は開口部50において欠落している。
[0062]
 本発明の実施例4においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21に複数の開口部50を形成し、この開口部50をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、開口部50を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例4においては、下部電極25を形成するための銅箔23を利用して複数の円形の分散孤立導体層49を形成しているので、開口部50を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 5
[0063]
 次に、図16乃至図17を参照して、本発明の実施例5のキャパシタ内蔵多層配線基板を説明するが、孤立導体層を分散孤立導体層とする以外は上記の実施例2と製造工程は全く同様であるので、構造のみ説明する。図16及び図17は本発明の実施例5のキャパシタ内蔵多層配線基板の説明図であり、図16(a)は要部断面図であり、図16(b)は図16(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図16(c)は図16(a)におけるB-B′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図16(d)は図16(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図16(a)に示すように、実施例5と同様に、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0064]
 図16(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。第2導体層36,36 を形成する際に信号線用ビア35 を取り囲むように複数の分散孤立導体層51を形成している。なお、ここでは、信号線用ビア35 の接地線用ビア34 に向う側に3個ずつの分散孤立導体層51を設けているが、個数は任意であり、図において、信号線用ビア35 の上下も囲むように分散孤立導体層51を設けても良い。
[0065]
 図17(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンである。図17(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、分散孤立導体層49に対応する位置に開口部52が設けられており、キャパシタ誘電体膜21は開口部52において欠落している。
[0066]
 本発明の実施例5においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21に複数の開口部52を形成し、この開口部52をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んで第3絶縁層43にしている。したがって、開口部52を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例5においては、第2導体層36,36 を形成する際に、複数の円形の分散孤立導体層51を形成しているので、開口部52を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 6
[0067]
 次に、図18及び図19を参照して、本発明の実施例6のキャパシタ内蔵多層配線基板を説明する。実施例6は、円環状の孤立導体層57の代わりに張出部48を設け、円環状の誘電体膜分離溝の代わりに矩形状の開口部を設けた以外は上記の実施例2と製造工程は全く同様であるので構造のみ説明する。図18及び図19は本発明の実施例6のキャパシタ内蔵多層配線基板の説明図であり、図18(a)は要部断面図であり、図18(b)は図18(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図18(c)は図18(a)におけるB-B′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図18(d)は図18(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図18(a)に示すように、実施例3と同様に、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0068]
 図18(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。第2導体層36の張出部48が信号線用ビア35 を取り囲んでいる。
[0069]
 図19(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンである。図19(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、張出部48が延在する位置に複数の開口部53を形成している。なお、ここでは、信号線用ビア35 の接地線用ビア34 に向う側に3個ずつの開口部53を設けているが、個数は任意であり、図において、信号線用ビア35 の上下も囲むように開口部53を設けても良い。
[0070]
 本発明の実施例6においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21に複数の開口部53を形成し、この開口部53をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んで第4絶縁層46にしている。したがって、開口部53を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例6においては、信号線用ビア35に向かって第2導体層36の張出部48を形成しているので、開口部53を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 7
[0071]
 次に、図20乃至図21を参照して、本発明の実施例7のキャパシタ内蔵多層配線基板を説明するが、円環状の孤立導体層を矩形状の孤立導体層とする以外は上記の実施例1と製造工程は全く同様であるので、構造のみ説明する。図20及び図21は本発明の実施例7のキャパシタ内蔵多層配線基板の説明図であり、図20(a)は要部断面図であり、図20(b)は図20(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図20(c)は図20(a)におけるB-B′を結ぶ一点鎖線に沿った下部電極の位置における平面図であり、図20(d)は図20(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図21(a)に示すように、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0072]
 図20(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。図21(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンであり、下部電極25を形成する銅箔(23)を利用して信号線用ビア35 の両側に長方形状の孤立導体層55を形成している。なお、ここでは、信号線用ビア35 の接地線用ビア34 に向う側に一対の孤立導体層55を設けているが、図において、信号線用ビア35 の上下にも孤立導体層55を設けても良い。
[0073]
 図21(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、孤立導体層55に対応する位置に開口部56が設けられており、キャパシタ誘電体膜21は開口部56において欠落している。
[0074]
 本発明の実施例7においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21に孤立導体層55に対応する一対の開口部56を形成し、この開口部56をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んで第4絶縁層46を形成している。したがって、開口部56を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例7においては、下部電極25を形成するための銅箔23を利用して一対の孤立導体層55を形成しているので、開口部56を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 8
[0075]
 次に、図22乃至図23を参照して、本発明の実施例8のキャパシタ内蔵多層配線基板を説明するが円環状の孤立導体層を矩形の孤立導体層とする以外は上記の実施例2と製造工程は全く同様であるので、構造のみ説明する。図22及び図23は本発明の実施例8のキャパシタ内蔵多層配線基板の説明図であり、図22(a)は要部断面図であり、図22(b)は図22(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図22(c)は図22(a)におけるB-B′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図20(d)は図20(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図22(a)に示すように、実施例8と同様に、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0076]
 図22(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。第2導体層36,36 を形成する際に信号線用ビア35 の両側に長方形状の孤立導体層57を形成している。なお、ここでは、信号線用ビア35 の接地線用ビア34 に向う側に1対の孤立導体層57を設けているが、図において、信号線用ビア35 の上下にも孤立導体層57を設けても良い。
[0077]
 図23(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンである。図23(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、一対の孤立導体層57に対応する位置に開口部58が設けられており、キャパシタ誘電体膜21は開口部58において欠落している。
[0078]
 本発明の実施例8においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21に一対の開口部58を形成し、この開口部58をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んで第4絶縁層46にしている。したがって、開口部58を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例8においては、第2導体層36,36 を形成する際に、一対の孤立導体層57を形成しているので、開口部58を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。
実施例 9
[0079]
 次に、図24及び図25を参照して、本発明の実施例9のキャパシタ内蔵多層配線基板を説明する。実施例9は、円環状の孤立導体層57の代わりに張出部48を設け、円環状の誘電体膜分離溝の代わりに矩形状の開口部を設けた以外は上記の実施例2と製造工程は全く同様であるので構造のみ説明する。図24及び図25は本発明の実施例9のキャパシタ内蔵多層配線基板の説明図であり、図24(a)は要部断面図であり、図24(b)は図24(a)におけるA-A′を結ぶ一点鎖線に沿った第2導体層を形成した時点の平面図であり、図24(c)は図24(a)におけるB-B′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図24(d)は図24(a)におけるC-C′を結ぶ一点鎖線に沿った第3絶縁層を形成した直後の第3導体層の位置における平面図である。図24(a)に示すように、実施例3と同様に、接地線用ビア34に接続する上部配線と一体化した第3導体層40と、電源線用ビア33に接続する下部電極25との間にキャパシタ誘電体膜21が挟まれてキャパシタを形成している。
[0080]
 図24(b)に示すように、電源線用ビア33及び接地線用ビア34に接続する第2導体層36はベタパターンであり、信号線用ビア35に接続する第2導体層36 は、ビア同士を接続するための接続導体パターンになっている。第2導体層36の張出部48が信号線用ビア35 を取り囲んでいる。
[0081]
 図25(c)に示すように、電源線用ビア33 に接続する下部電極25はベタパターンである。図25(d)に示すように、電源線用ビア33 及び接地線用ビア34 に接続する第3導体層40はベタパターンであり、張出部48が延在する位置に一対の長方形状の開口部59を形成している。なお、ここでは、信号線用ビア35 の接地線用ビア34 に向う側に1対の開口部59を設けているが図において、信号線用ビア35 の上下にも開口部59を設けても良い。
[0082]
 本発明の実施例9においては、信号線用ビア35 の近傍のキャパシタ誘電体膜21に複数の開口部59を形成し、この開口部59をキャパシタ誘電体膜21より誘電率の小さなエポキシ樹脂で埋め込んで第4絶縁層46にしている。したがって、開口部59を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例9においては、信号線用ビア35に向かって第2導体層36の張出部48を形成しているので、開口部59を形成する際のレーザ照射により、ベース基板30の表面がダメージを受けることがない。

符号の説明

[0083]
1 第1の信号線用ビア
2 第1の接地線用ビア
3 第1の電源線用ビア
4 第1導体層群
5 第1絶縁層
6 第2導体層
7 第2絶縁層
8 第2の信号線用ビア
9 第2の接地線用ビア
10 第2の電源線用ビア
11 第3導体層群
12 貫通開口部
13 導体パターン
14 第3絶縁層
15 キャパシタ
21,71 キャパシタ誘電体膜
22,23,72,73 銅箔
24,74 上部電極
25,75 下部電極
26 孤立導体層
30,80 ベース基板
31,81 第1導体層
32,82 第1絶縁層
33,33 ,33 ,83,83 ,83  電源線用ビア
34,34 ,34 ,84,84 ,84  接地線用ビア
35,35 ,35 ,85,85 ,85  信号線用ビア
36,36 ,86 第2導体層
37,87 第2絶縁層
38,88 レーザ光
39,89 ビアホール
40,40 ,90,90  第3導体層
41 レーザ光
42 誘電体膜分離溝
43,91 第3絶縁層
44,92 レーザ光
45,93 ビアホール
46,94 第4導体層
47 孤立導体層
48 張出部
49,51,55 分散孤立導体層
50,52,53,56,58,59 開口部
57 孤立導体層
95 キャパシタ

請求の範囲

[請求項1]
 信号線用積層ビア、接地線用積層ビア及び電源線用積層ビアと、
 前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第1配線層準位に形成された複数の第1導体層群と、
 少なくとも前記電源線用積層ビアに個別に電気的に接続する第2配線層準位に形成された第2導体層と、
 前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第3配線層準位に形成された複数の第3導体層群と、
 前記第1配線層準位と前記第2配線層準位との間に形成された第1絶縁層と、
 前記第2配線層準位と前記第3配線層準位との間に形成された第2絶縁層と
を有し、
 前記第2絶縁層は前記信号線用積層ビアの近傍において第3絶縁層で埋め込まれた貫通開口部を有し、
 前記第2絶縁層の比誘電率が、前記第1絶縁層及び前記第3絶縁層の比誘電率より高く、
 前記貫通開口部が導体パターンに達しているキャパシタ内蔵多層配線基板。
[請求項2]
 前記導体パターンが、前記第2配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項1に記載のキャパシタ内蔵多層配線基板。
[請求項3]
 前記導体パターンが、前記第1配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項1に記載のキャパシタ内蔵多層配線基板。
[請求項4]
 前記導体パターンが、前記第1配線層準位に形成された前記接地線用積層ビアに電気的に接続する第1配線層準位に形成された第1導体層の張出部である請求項1に記載のキャパシタ内蔵多層配線基板。
[請求項5]
 前記貫通開口部が、前記信号線用積層ビアを取り囲む枠状の貫通開口部である請求項1に記載のキャパシタ内蔵多層配線基板。
[請求項6]
 前記枠状の貫通開口部が、円環状の貫通開口部である請求項5に記載のキャパシタ内蔵多層配線基板。
[請求項7]
 前記導体パターンが、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた複数のドット状の導体パターンであり、前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた複数のドット状の貫通開口部である請求項1に記載のキャパシタ内蔵多層配線基板。
[請求項8]
 前記導体パターンが、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた前記信号線用積層ビアの直径より大きな長辺辺長を有する矩形状の導体パターンであり、前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた前記信号線用積層ビアの直径より大きな長辺辺長を有する矩形状の貫通開口部である請求項1に記載のキャパシタ内蔵多層配線基板。
[請求項9]
 前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた複数のドット状の貫通開口部である請求項4に記載のキャパシタ内蔵多層配線基板。
[請求項10]
 前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた前記信号線用積層ビアの直径より大きな長辺辺長を有する矩形状の貫通開口部である請求項4に記載のキャパシタ内蔵多層配線基板。
[請求項11]
 少なくとも第1の電源線用ビア、第1の接地線用ビア及び第1の信号線用ビアと、前記第1の電源線用ビア、前記第1の接地線用ビア及び前記第1の信号線用ビアに独立して電気的に接続する第1配線層準位に形成された第1導体層群と、前記第1導体層群上に設けられた第1絶縁層を備えたベース基板と、第2絶縁層の一方の面に第2導体パターンを設け、他方の面に第3導体パターンを設けたキャパシタ基板とを積層して一体化して、第2配線層準位に形成された前記第2導体パターンを第2導体層とする工程と、
 前記第1導体層群に接続する第2の電源線用ビア、第2の接地線用ビア及び第2の信号線用ビアと、前記第2の電源線用ビア、第2の接地線用ビア及び第2の信号線用ビアに独立して電気的に接続し、前記第3導体パターンと一体化した第3配線層準位に形成された第3導体層群を形成する工程と、
 前記第2の信号線用ビアの近傍において前記第2絶縁層に貫通開口部を形成する工程と、
 前記貫通開口部を前記第2絶縁層の比誘電率より小さい第3絶縁層で埋め込む工程と
を有し、
 前記第2の信号線用ビアの近傍において前記第2絶縁層に貫通開口部を形成する工程において、前記第2絶縁層の下部に設けた導体パターンに達するように前記貫通開口部を形成するキャパシタ内蔵多層配線基板の製造方法。
[請求項12]
 前記導体パターンが、前記第2配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項11に記載のキャパシタ内蔵多層配線基板の製造方法。
[請求項13]
 前記導体パターンが、前記第1配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項11に記載のキャパシタ内蔵多層配線基板の製造方法。
[請求項14]
 前記導体パターンが、前記第1配線層準位に形成された前記第1の接地線用ビアに電気的に接続する第1配線層準位に形成された第1導体層の張出部である請求項11に記載のキャパシタ内蔵多層配線基板の製造方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]