Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017134097) CIRCUITS, SYSTEMS, AND METHODS FOR PROVIDING ASYNCHRONOUS SAMPLE RATE CONVERSION FOR AN OVERSAMPLING SIGMA DELTA ANALOG TO DIGITAL CONVERTER
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/134097 International Application No.: PCT/EP2017/052141
Publication Date: 10.08.2017 International Filing Date: 01.02.2017
IPC:
H03M 3/00 (2006.01) ,H03H 17/02 (2006.01) ,H03H 17/06 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
3
Conversion of analogue values to or from differential modulation
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
H
IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
17
Networks using digital techniques
02
Frequency-selective networks
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
H
IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
17
Networks using digital techniques
02
Frequency-selective networks
06
Non-recursive filters
Applicants:
ANALOG DEVICES GLOBAL; 3rd Floor Par La Ville Place 14 Par La Ville Road Hamilton, BM
Inventors:
LAMB, David; US
ANVEKAR, Mayur Gurunath; IN
ADAMS, Robert; US
Agent:
BECK, Simon; Withers & Rogers LLP 4 More London Riverside London SE1 2AU, GB
BECK, Simon; GB
Priority Data:
62/290,40802.02.2016US
Title (EN) CIRCUITS, SYSTEMS, AND METHODS FOR PROVIDING ASYNCHRONOUS SAMPLE RATE CONVERSION FOR AN OVERSAMPLING SIGMA DELTA ANALOG TO DIGITAL CONVERTER
(FR) CIRCUITS, SYSTÈMES ET PROCÉDÉS POUR FOURNIR UNE CONVERSION DE VITESSE D'ÉCHANTILLONNAGE ASYNCHRONE POUR UN CONVERTISSEUR ANALOGIQUE/NUMÉRIQUE SIGMA-DELTA À SURÉCHANTILLONNAGE
Abstract:
(EN) A variable output data rate converter circuit preferably meets performance requirements while keeping the circuit complexity low. In some embodiments, the converter circuit may include an oversampling sigma delta modulator circuit to quantize an analog input signal at an oversampled rate, and output an sigma delta modulated signal, a transposed polynomial decimator circuit to decimate the sigma delta modulated signal, and output a first decimated signal, and an integer decimator circuit to decimate the first decimated signal by an integer factor and output a second decimated signal having a desired output data rate. The transposed polynomial decimator circuit has a transposed polynomial filter circuit and a digital phase locked loop circuit, which tracks a ratio between a sampling rate of the first decimated signal and the oversampled rate, and outputs an intersample position parameter to the transposed polynomial filter circuit.
(FR) Cette invention concerne un circuit convertisseur de débit de données à sortie variable qui satisfait les exigences de performances tout en préservant une complexité réduite du circuit. Selon certains modes de réalisation, le circuit convertisseur comprend éventuellement un circuit modulateur sigma-delta à suréchantillonnage pour quantifier un signal analogique d'entrée à une vitesse de suréchantillonnage et délivrer en sortie un signal modulé sigma-delta, un circuit de décimation polynomial transposé pour décimer le signal modulé sigma-delta et délivrer en sortie un premier signal décimé, et un circuit de décimation par entier pour décimer le premier signal décimé par un facteur entier et délivrer en sortie un second signal décimé présentant un débit de données de sortie souhaité. Le circuit de décimation polynomial transposé possède un circuit de filtre polynomial transposé et un circuit à boucle à verrouillage de phase numérique, qui suit un rapport entre la vitesse d'échantillonnage du premier signal décimé et la vitesse de suréchantillonnage, et délivre en sortie un paramètre de position entre échantillons au circuit de filtre polynomial transposé.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
DE112017000613CN108702159