Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017133218) GATE DRIVING CIRCUIT, DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME, AND DRIVING METHOD THEREOF
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/133218 International Application No.: PCT/CN2016/095528
Publication Date: 10.08.2017 International Filing Date: 16.08.2016
IPC:
G09G 3/32 (2016.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
22
using controlled light sources
30
using electroluminescent panels
32
semiconductive, e.g. diodes
Applicants:
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
CHONGQING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.7 Yunhan Rd., Shuitu Hi-Tech Industrial Zone, Beibei District Chongqing 400714, CN
Inventors:
CHEN, Shuai; CN
LU, Xu; CN
XIAO, Lijun; CN
ZHANG, Zhi; CN
YU, Daoping; CN
GU, Keke; CN
FU, Siqing; CN
QI, Zhijian; CN
FENG, Wenlong; CN
ZHOU, Guanyu; CN
WANG, Mengjie; CN
Agent:
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; CHEN, Yuan 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Priority Data:
201610079905.104.02.2016CN
Title (EN) GATE DRIVING CIRCUIT, DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME, AND DRIVING METHOD THEREOF
(FR) CIRCUIT D'ATTAQUE DE GRILLE, PANNEAU D'AFFICHAGE ET APPAREIL D'AFFICHAGE COMPORTANT CELUI-CI, ET PROCÉDÉ DE COMMANDE ASSOCIÉ
Abstract:
(EN) A display panel having a plurality of gate lines and a gate driving circuit for driving the plurality of gate lines, the gate driving circuit including a plurality of first cascaded shift register units (IC1) and a plurality of second cascaded shift register units (IC2) for applying gate scanning signals to gate lines connected thereto. The display panel includes a first pair of first cascaded shift register unit (IC1) and second cascaded shift register unit (IC2); a second pair of first cascaded shift register unit (IC1) and second cascaded shift register unit (IC2); the second pair adjacent to the first pair; the first cascaded shift register unit (IC1) in the first pair is electrically coupled to the second cascaded shift register unit (IC2) in the second pair; and the second cascaded shift register unit (IC2) in the first pair is electrically coupled to the first cascaded shift register unit (IC1) in the second pair; a first group of gate lines (21) connecting the first pair of first cascaded shift register unit (IC1) and second cascaded shift register unit (IC2); and a second group of gate lines (22) connecting the first cascaded shift register unit (IC1) in the first pair and the first cascaded shift register unit (IC1) in the second pair. The gate driving circuit includes a first column of cascaded shift register units and a second column of cascaded shift register units, the first column and the second column having a same number of cascaded shift register units; the first cascaded shift register unit (IC1) in the first pair is an odd numbered cascaded shift register unit in the first column, the second cascaded shift register unit (IC2) in the first pair is an odd numbered cascaded shift register unit in the second column, the first cascaded shift register unit (IC1) in the second pair is an even numbered cascaded shift register unit in the second column, and the second cascaded shift register unit (IC2) in the second pair is an even numbered cascaded shift register unit in the first column.
(FR) On décrit un panneau d'affichage comprenant une pluralité de lignes de grille et un circuit d'attaque de grille pour exciter la pluralité de lignes de grille. Le circuit d'attaque de grille comprend une pluralité de premières unités de registre à décalage en cascade (IC1) et une pluralité de secondes unités de registre à décalage en cascade (IC2) pour appliquer des signaux de balayage de grille à des lignes de grille reliées à celles-ci. Le panneau d'affichage comprend: une première paire d'une première unité de registre à décalage en cascade (IC1) et d'une seconde unité de registre à décalage en cascade (IC2); et une seconde paire d'une première unité registre à décalage en cascade (IC1) et d'une seconde unité de registre à décalage en cascade (IC2), la seconde paire étant adjacente à la première paire. La première unité de registre à décalage en cascade (IC1) de la première paire est couplée électriquement à la seconde unité de registre à décalage en cascade (IC2) de la seconde paire; et la seconde unité de registre à décalage en cascade (IC2) de la première paire est couplée électriquement à la première unité de registre à décalage en cascade (IC1) de la seconde paire. Un premier groupe de lignes de grille (21) relie la première paire de la première unité de registre à décalage en cascade (IC1) et la seconde unité de registre à décalage en cascade (IC2); et un second groupe de lignes de grille (22) relie la première unité de registre à décalage en cascade (IC1) de la première paire et la première unité de registre à décalage en cascade (IC1) de la seconde paire. Le circuit d'attaque de grille comprend une première colonne d'unités de registre à décalage en cascade et une seconde colonne d'unités de registre à décalage en cascade, la première colonne et la seconde colonne présentant le même nombre d'unités de registre à décalage en cascade. La première unité de registre à décalage en cascade (IC1) de la première paire est une unité de registre à décalage en cascade de nombre impair de la première colonne, la seconde unité de registre à décalage en cascade (IC2) de la première paire est une unité de registre à décalage en cascade de nombre impair de la seconde colonne. La première unité de registre à décalage en cascade (IC1) de la seconde paire est une unité de registre à décalage en cascade de nombre pair de la seconde colonne, et la seconde unité de registre à décalage en cascade (IC2) de la seconde paire est une unité de registre à décalage en cascade de nombre pair de la première colonne.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
US20180108320EP3414755